Parallel graph traversal for FPGA

信件

FPGA的并行图遍历

作者信息

期刊免费访问

2014第11卷第7版第20130987页

细节

摘要

提出了一种基于多通道存储器的结构，用于现场可编程门阵列（FPGA）大规模图形遍历的并行处理。通过设计一个具有两个DRAM模块和两个SRAM芯片的多通道存储子系统，并为处理元件开发一个优化的流水线结构，我们获得了优于使用相同类型FPGA的最先进的高度优化BFS实现的性能。