琳达·帕格利;盖皮诺·普奇 对冗余超大规模集成电路阵列中故障模式的数量进行计数。 （英语） Zbl 0796.94022号 信息处理。莱特。 50，第6期，337-342（1994）. 概要：在VLSI技术中，冗余是一种常用的技术，用于为常规架构提供重新配置能力。本文证明了在双向链路和单向链路情况下，以不可修复的方式影响链路冗余线性阵列的最小故障模式数（最小故障处理器集）的上下界。 引用于6文件 理学硕士： 94C12号机组 故障检测；电路和网络测试 68平方米 计算机系统环境下的性能评估、排队和调度 关键词：分布式系统;容错性;并行处理;绩效评估;超大规模集成电路;上下限;最小故障模式数 PDF格式BibTeX公司 XML格式引用 \textit{L.Pagli}和\textit{G.Pucci}，Inf.过程。莱特。50，第6号，337--342（1994；Zbl 0796.94022） 全文： 内政部 参考文献： [1] Brlkhale，K.P。；Banerjee，P.，VLSI处理器阵列中的重新配置策略，Proc。国际。计算机辅助设计会议，418-421（1988） [2] 格雷厄姆·R·L。；Knuth，D.E。；Patashnik，O.，《混凝土数学》（1989），艾迪森·韦斯利：艾迪森·韦斯利阅读，马萨诸塞州·Zbl 0668.00003号 [3] Greene，J.W。；Gamal，A.，《存在缺陷时VLSI阵列的配置》，J.ACM，31，4，694-717（1984）·兹比尔0632.94033 [4] Nayak，A.，《关于一些常规体系结构的可重构性》（博士论文（1991），卡尔顿大学系统与计算机工程系：加拿大渥太华卡尔顿大学，系统与计算机工程学系） [5] A.Nayak、L.Pagli和N.Santoro，测试具有任意链路冗余的可重构阵列中的灾难性故障模式，IEEE传输。计算。辅助设计; A.Nayak、L.Pagli和N.Santoro，测试具有任意链路冗余的可重构阵列中的灾难性故障模式，IEEE传输。计算。辅助设计·Zbl 0875.68157号 [6] Nayak，A。；Santoro，N。；Tan，R.，可重构收缩阵列的容错性，Proc。第20届国际。交响乐团。关于容错计算，202-209（1990） 此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配，可能包含数据转换错误。在某些情况下，zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献，而不要求完整或完全匹配。