印度科学院
一种新型低功耗全摆幅混合全加器式MBW乘法器7:3计数器
比斯瓦鲁普·穆克赫杰
单击此处查看全文PDF
永久链接:https://www.ias.ac.in/article/fulltext/sadh/049/0192
计数器;改良Booth Wallace(MBW)乘数;混合全加器(HFA);低功率。
计数器电路在改进的布斯-华莱士(MBW)树乘法器体系结构中起着至关重要的作用,是基本的部分积累积电路。本文提出了一种基于混合全加器(HFA)的低功耗7:3计数器的新结构。为了实现这一点,引入了两种新的HFA设计计数器,实现只有54个晶体管的7:3计数器。仿真结果表明,所提出的基于HFA的7:3计数器结构功耗为22.6µW,延迟305 ps,与最先进的设计相比,功率延迟产品有了显著改进。
比斯瓦鲁普·穆克赫杰1
2024年第49卷所有文章连续文章发布模式
点击在这里有关CAP模式的编辑注释