阿拉法特·卡比尔先生
人员信息
优化列表
![笔记](https://dblp.uni-trier.de/img/note-mark.dark.12x12.png)
2020年–今天
2023 【c7】 阿拉法特·卡比尔先生 , 约书亚·霍利斯 , Atiyehsadat Panahi公司 , 杰森·巴科斯 , 黄妙卿 , 大卫·安德鲁 :
使BRAM具有计算能力:创建可扩展的计算内存结构覆盖层。 立方厘米 2023 : 224 【c6】 阿拉法特·卡比尔先生 , 埃桑·卡比尔 , 约书亚·霍利斯 , 伊莱·莱维·麦凯 , Atiyehsadat Panahi公司 , 杰森·巴科斯 , 黄妙卿 , 大卫·安德鲁 :
FPGA处理器内存体系结构(PIM):覆盖还是大修? FPL公司 2023 : 109-115 [i1] 阿拉法特·卡比尔先生 , 埃桑·卡比尔 , 约书亚·霍利斯 , 埃利·利维·麦凯 , Atiyehsadat Panahi公司 , 杰森·巴科斯 , 黄妙卿 , 大卫·安德鲁 :
FPGA处理器内存体系结构(PIM):覆盖还是大修? CoRR公司 abs/2308.03914 ( 2023 ) 2021 [c5] 阿拉法特·卡比尔先生 , 杜桑·佩塔诺维奇 , 亚瑞·彭 :
2.5D芯片封装协同设计的跨界感应时序优化。 ACM大湖区超大规模集成电路研讨会 2021 : 135-140 【c4】 阿拉法特·卡比尔先生 , 洪伟世 , 宗义浩 , 亚瑞·彭 :
2.5D芯片-封装交互协同优化的整体和上下文设计流程。 超大规模集成电路(VLSI-DAT) 2021 : 1-4 2020 【c3】 阿拉法特·卡比尔先生 , 亚瑞·彭 :
使用标准ASIC CAD工具为2.5D系统进行芯片封装协同设计。 ASP-DAC公司 2020 : 351-356 【c2】 阿拉法特·卡比尔先生 , 杜桑·佩塔诺维奇 , 彭亚瑞 :
异质2.5D芯片封装协同设计的耦合提取与优化。 国际计算机辅助设计协会 2020 : 3:1-3:8 【c1】 阿拉法特·卡比尔先生 , 亚瑞·彭 :
整体2.5D芯片设计流程:65nm共享块微控制器案例研究。 SoCC公司 2020 : 277-282
![](https://dblp.uni-trier.de/img/cog.dark.24x24.png)