贾科·尼提亚蒂
人员信息
其他同名人员
优化列表
2010 – 2019
2011 [公元22年] 朱哈娜·赫洛沃 , 贾科·尼提亚蒂 , 海基·伯格 :
Corento-来自可移植高级代码的SIMD并行性。 PARCO公司 2011 : 271-280
2000 – 2009
2005 [公元9年] 贾诺·K·坦斯卡宁 , 雷纳·克鲁茨堡 , 贾科·尼提亚蒂 :
视频编码并行存储器访问方案的设计。 超大规模集成电路信号处理。 40 ( 2 ) : 215-237 ( 2005 ) 2004 [j8] 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 :
DRAM性能与其结构和内存流位置有关。 微加工。 微系统 28 ( 2 ) : 57-68 ( 2004 ) [j7] 贾诺·K·坦斯卡宁 , 泰罗·西沃 , 贾科·尼提亚蒂 :
用于视频编码的字节和模寻址并行存储器体系结构。 IEEE传输。 电路系统。 视频技术。 14 ( 11 ) : 1270-1276 ( 2004 ) [j6] Jarno K.Tanskanen女士 , 贾科·尼提亚蒂 :
视频编码的可扩展并行内存结构。 超大规模集成电路信号处理。 38 ( 2 ) : 173-199 ( 2004 ) 【c21】 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 :
时间位置的标量度量和缓存性能估计。 日期 2004 : 730-731 2003 [j5] 哈坎·克特姆 , 卡伦·欧·埃吉亚萨里安 , 贾科·尼提亚蒂 , 朱哈·勒梅蒂 :
一种X射线诊断图像的自适应增强方法。 EURASIP J.高级信号处理。 2003 ( 5 ) : 430-436 ( 2003 ) [公元20年] 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 :
TraceAnalyzer—用于内存流分析的开放框架。 ICECS公司 2003 : 703-706 [第19条] K.I.帕洛马基 , 贾科·尼提亚蒂 :
一种低功耗、无记忆的直接数字频率合成器结构。 国际会计准则委员会(2) 2003 : 77-80 [第18条] Florean Curticapean公司 , K.I.帕洛马基 , 贾科·尼提亚蒂 :
使用角度旋转算法的正交直接数字频率合成器。 国际会计准则委员会(2) 2003 : 81-84 [第17条] 萨卡里·朱尼拉 , 贾科·尼提亚蒂 :
数据采集系统的无线技术。 ISICT公司 2003 : 132-137 2002 【j4】 金莫·库西林纳 , 贾诺·K·坦斯卡宁 , 蒂莫·哈梅·莱宁 , 贾科·尼提亚蒂 :
多媒体计算机的可配置并行内存体系结构。 J.系统。 阿基特。 47 ( 14-15 ) : 1089-1115 ( 2002 ) [j3] 贾科·尼提亚蒂 , 朱哈·勒梅蒂 , 朱哈娜·赫洛沃 :
小波算法在标准PC上的高性能实现。 微加工。 微系统 26 ( 4 ) : 173-179 ( 2002 ) [注2] 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 :
用于数字系统设计和分析的DRAM模拟器。 微加工。 微系统 26 ( 4 ) : 189-198 ( 2002 ) [第16条] 特罗·里萨 , 米兰·瓦西尔科 , 贾科·尼提亚蒂 :
运行时可重构系统的系统级建模与实现技术。 催化裂化装置 2002 : 295-296 [第15条] 特罗·里萨 , Riku Uusikartano公司 , 贾科·尼提亚蒂 :
用于运行时可重构FPGA的自适应FIR滤波器结构。 FPT公司 2002 : 52-59 [第14条] 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 :
预充电策略与现代DRAM体系结构的比较。 ICECS公司 2002 : 823-826 [第13条] Florean Curticapean公司 , 贾科·尼提亚蒂 :
基于二次近似的高光谱纯度直接数字频率合成器。 ICECS公司 2002 : 1095-1098 [第12条] 萨卡里·朱尼拉 , 贾科·鲁奥 , 贾科·尼提亚蒂 :
通用串行总线数据信号的医疗隔离。 ICECS公司 2002 : 1215-1218 2001 [第11条] Florean Curticapean公司 , 贾科·尼提亚蒂 :
一种硬件效率高的直接数字频率合成器。 ICECS公司 2001 : 51至54 2000 [第10条] 朱哈·阿拉卡胡 , 贾科·尼提亚蒂 , 泰罗·西沃 , 贾诺·K·坦斯卡宁 :
使用内存模拟器验证H.263视频DSP的外部数据存储接口。 欧盟SIPCO 2000 : 1-4 【c9】 Florean Curticapean公司 , 贾科·尼提亚蒂 :
具有绝对周期性的复杂数字振荡器。 欧盟SIPCO 2000 : 1-4 【c8】 朱莉娅·拉塔瓦拉 , 简·西尔贾林内 , 汉努·伊科宁 , 贾科·尼提亚蒂 :
基于RSSI的人体跟踪评估。 欧盟SIPCO 2000 : 1-4 【c7】 特罗·里萨 , 贾科·尼提亚蒂 :
用于动态可重构设计的混合原型平台。 FPL公司 2000 : 371-378 【c6】 Jarno K.Tanskanen女士 , Tero Sihvo公司 , 贾科·尼提亚蒂 , 贾莫·塔卡拉 , 雷纳·克鲁茨堡 :
H.263编码器的并行内存访问方案。 国际会计准则委员会 2000 : 691-694年
1990 – 1999
1999 【c5】 贾诺·K·坦斯卡宁 , 贾科·尼提亚蒂 :
视频编码中的并行存储器。 数据压缩会议 1999 : 552 【c4】 K.帕洛马基 , 贾科·尼提亚蒂 , 马克库·伦福斯 :
使用复数乘法器的数值正弦和余弦合成。 国际会计准则委员会(4) 1999 : 356-359 [c3] 乌兹别克斯坦共和国 , 贾科·尼蒂拉赫蒂 , 马克库·伦福斯 :
数字调频调制器的面积优化FPGA实现。 国际会计准则委员会(4) 1999 : 360-362 1998 【c2】 Tero Rissa公司 , 托米·梅凯莱恩 , 贾科·尼提亚蒂 , 朱妮·西尔托拉 :
使用系统仿真器进行快速原型制作。 FPL公司 1998 : 466-470 1996 [j1] 贾科·尼提亚蒂 :
布尔神经网络的硬件原型和模拟退火优化方法。 国际神经系统杂志。 7 ( 1 ) : 45-52 ( 1996 ) 1993 【c1】 贾科·尼提亚蒂 , 哈里·雷蒂宁 , 金莫·卡斯基 :
作为布尔神经网络的动态可配置组合逻辑阵列。 国际通信技术协会 1993 : 456至457