哈里卡·马内姆
人员信息
优化列表
![笔记](https://dblp.org/img/note-mark.dark.12x12.png)
2010 – 2019
2018 [j7] 梅斯巴·乌丁 , Badruddoja Majumder马里兰州 , 卡斯滕·贝克曼 , 哈里卡·马内姆 , 扎赫鲁丁·阿兰吉尔 , 纳撒尼尔·C·卡迪 , 加勒特·S·罗斯 :
记忆横杆物理不可克隆功能的设计考虑。 ACM J.Emerg.技术。 计算。 系统。 14 ( 1 ) : 2:1-2:23 ( 2018 ) 2017 [j6] 卡斯滕·贝克曼 , 哈里卡·马内姆 , 纳撒尼尔·C·卡迪 :
利用集成纳米ReRAM器件提高延时PUF设计的性能。 IEEE传输。 Emerg.顶部。 计算。 5 ( 三 ) : 304-316 ( 2017 ) 2016 【c8】 梅斯巴·乌丁 , Badruddoja Majumder马里兰州 , 加勒特·S·罗斯 , 卡斯滕·贝克曼 , 哈里卡·马内姆 , 扎赫鲁丁·阿兰吉尔 , 纳撒尼尔·C·卡迪 :
提高记忆交叉杆PUF电路可靠性的技术。 超大规模集成电路 2016 : 212-217 2015 【c7】 哈里卡·马内姆 , 卡斯滕·贝克曼 , 徐敏(音) , 罗伯特·卡洛尔 , 罗伯特·E·吉尔 , 纳撒尼尔·C·卡迪 :
使用纳米级忆阻器的可扩展多用途3D神经形态结构。 CISDA公司 2015 : 1-8 2012 [j5] 哈里卡·马内姆 , 杰亚维贾扬·拉金德兰 , 加勒特·S·罗斯 :
多层CMOS/纳米记忆存储器的设计考虑。 ACM J.Emerg.技术。 计算。 系统。 8 ( 1 ) : 6:1-6:22 ( 2012 ) 【j4】 加勒特·S·罗斯 , 杰亚维贾扬·拉金德兰 , 哈里卡·马内姆 , 拉梅什·卡里 , 罗宾逊·E·皮诺 :
利用记忆系统构建数字逻辑电路。 程序。 电气与电子工程师协会 100 ( 6 ) : 2033-2049 ( 2012 ) [j3] 杰亚维贾扬·拉金德兰 , 哈里卡·马内姆 , 拉梅什·卡里 , 加勒特·S·罗斯 :
一种节能型记忆阈值逻辑电路。 IEEE传输。 计算机 61 ( 4 ) : 474-487 ( 2012 ) [注2] 哈里卡·马内姆 , 杰亚维贾扬·拉金德兰 , 加勒特·S·罗斯 :
CMOS/纳米记忆可训练阈值门阵列的随机梯度下降激励训练技术。 IEEE传输。 电路系统。 我是Regul。 巴普。 第59页-第一页 ( 5 ) : 1051-1060 ( 2012 ) 2011 【c6】 哈里卡·马内姆 , 加勒特·S·罗斯 :
一种用于1T1M多级忆阻存储器的读写监控电路。 国际会计准则委员会 2011 : 2938-2941 【c5】 杰亚维贾扬·拉金德兰 , 哈里卡·马内姆 , 拉梅什·卡里 , 加勒特·S·罗斯 :
一种在基于忆阻器的应用中容忍过程相关变化的方法。 超大型积体电路设计 2011 : 18-23 2010 【c4】 哈里卡·马内姆 , 加勒特·S·罗斯 , 何晓丽 , 王伟(音译) :
可变容限多电平CMOS/Nano忆阻存储器的设计考虑。 ACM大湖区超大规模集成电路研讨会 2010 : 287-292 【c3】 杰亚维贾扬·拉金德兰 , 哈里卡·马内姆 , 拉梅什·卡里 , 加勒特·S·罗斯 :
基于忆阻器的可编程阈值逻辑阵列。 NANOARCH公司 2010 : 5-10
2000 – 2009
2009 [j1] 本杰明·戈杰曼 , 哈里卡·马内姆 , 加勒特·S·罗斯 , 安德烈·德洪 :
亚刻蚀可编程逻辑阵列的反演方案。 IET计算。 数字。 技术。 三 ( 6 ) : 625-642 ( 2009 ) 【c2】 哈里卡·马内姆 , 加勒特·罗斯 :
基于CMOS-NANO FPGA的多数逻辑中逻辑分区的影响。 ACM大湖区超大规模集成电路研讨会 2009 : 157-160 2008 【c1】 哈里卡·马内姆 , 彼得·帕利沃达 , 加勒特·S·罗斯 :
由可编程多数逻辑阵列构建的cmos/nano-fpga混合架构。 ACM大湖区超大规模集成电路研讨会 2008 : 249-254
合著者索引
![](https://dblp.org/img/cog.dark.24x24.png)