苏亚尼，C。;M.阿比德。;托基，K。;托基，R。 具有并行滤波器的一维DWT结构的VLSI设计。 （英语） Zbl 0952.68015号 集成。，超大规模集成电路J。 29，第2期，181-207（2000）. 小波变换编码因其能够将图像分解为适于变换域自适应处理的层次结构而备受关注。本文提出了一种高效的一维直接离散小波变换处理器的超大规模集成电路设计。该架构计算三个DWT阶段，并使用四个并行滤波器。该体系结构简单，提供16位精度的输入和输出数据。它由三个基本单元组成：一个存储单元、四个过滤器和一个控制单元。没有内存或寄存器用于存储中间结果。此外，数据调度和内存管理仍然非常简单。最终结果是与传统方法相比，具有降低的面积成本的高效VLSI实现。该体系结构可以以对应于7 MHz的典型时钟速度的\（7乘以10^{6}）采样/s的数据速率计算DWT。该体系结构在VLSI的门级进行了仿真和验证。所使用的工艺参数为0.6μm技术的工艺参数。芯片面积约为\（15.7\text｛mm｝^｛2｝\）。 MSC公司： 68M99型 计算机系统组织 68瓦35 非数值算法的硬件实现（VLSI算法等） 关键词：离散小波变换;新的优化体系结构;DWT处理器;并联滤波器;超大规模集成电路设计 PDF格式BibTeX公司 XML格式引用 \textit{C.Souani}等人，集成。，VLSI J.29，第2期，181--207（2000；Zbl 0952.68015） 全文： 内政部