×
厄诺·萨尔米宁；特罗·坎加斯；Hämäläinen，Timo D。；Jouni Riihimäki；拉蒂宁，维萨；金莫·库西林纳

系统对芯片的HIBI通信网络。 （英语） Zbl 1103.68350号

超大规模集成电路信号处理。系统。信号图像视频技术。 43，第2-3号，185-205（2006）.
摘要：本文提出了一种面向复杂系统芯片和网络芯片（NoC）设计的通信网络。异构IP块互连（HIBI）旨在将传输中的每传输比特的效率和能量最大化，并与服务质量相结合。其他功能包括支持具有多个时钟域的分层拓扑、灵活的可伸缩性和网络参数的运行时重新配置。HIBI旨在集成粗粒度组件，例如具有数千个门大小的知识产权块。HIBI已在VHDL和SystemC中实现，并在多种CMOS技术和FPGA上合成。32位封装器需要5400个门，以315 MHz on \（0.18 \ mu\）m技术运行，这表明高级功能只需支付最小的面积开销。面积和频率结果与其他国家石油公司的建议具有很好的可比性。此外，数据传输显示接近协议效率的最大理论性能。HIBI网络附带了一个设计框架，其中包含通过自动设计空间探索优化系统的工具。

引用于1文件

MSC公司：

68M10个 计算机系统中的网络设计和通信
68M99型 计算机系统组织

关键词：

系统-芯片；在chip上建立网络；分层总线；包装器
PDF格式BibTeX公司 XML格式引用
\textit{E.Salminen}等人，J.VLSI信号处理。系统。信号图像视频技术。43，编号2-3-185-205（2006年；Zbl 1103.68350）
全文： 内政部

参考文献：

[1] H.Chang、L.Cooke、M.Hunt、G.Martin、A.McNelly和L.Todd，《在SoC革命中生存》。马萨诸塞州诺威尔：Kluwer学术出版社，1999年。
[2] M.Keating和P.Bricaud，《重用方法手册》，第二版，马萨诸塞州诺威尔：Kluwer学术出版社，1999年。
[3] K.Keutzer、S.Malik、R.Newton、J.M.Rabaey和A.Sangiovanni-Vincentelli，“系统级设计：关注点正交化和基于平台的设计”，IEEE Trans。《集成电路和系统的计算机辅助设计》，第19卷，第12期，2000年。
[4] I.Scheerson和A.Youssef，编辑，《高性能并行计算机互连网络》。加利福尼亚州洛斯·阿拉米托斯：IEEE计算机社会出版社，1994年。
[5] A.Varma和C.Raghavendra编辑，《多处理器和多计算机互连网络理论与实践》。加利福尼亚州洛斯阿拉米托斯：IEEE计算机学会出版社，1994年。
[6] J.Zalewski编辑，《多处理器和多计算机互连网络理论与实践》。加利福尼亚州洛斯·阿拉米托斯：IEEE计算机社会出版社，1995年。
[7] J.Park、I.Kim、S.Kim和S.Park，B.Koo、K.Shin、K.Seo和J.Cha，“ARM和AMBA上的MPEG-4视频编解码器”，MPEG-4研讨会和展览，加利福尼亚州圣何塞，2001年，第95-98页。
[8] S.Dutta、R.Jensen和A.Rieckmann，“毒蛇：先进机顶盒和数字电视系统的多处理器SOC”，IEEE计算机设计与测试，第18卷，第5期，2001年，第21–31页·Zbl 05093991号 ·doi:10.1109/54.953269
[9] A.Jalabert、S.Murali、L.Benini和G.D.Micheli，“Xpipescompiler:实例化芯片上特定应用程序网络的工具”，载于DATE，2004年，第884-889页。
[10] K.K.Ryu和V.J.Mooney III，“多处理器SoC设计的自动总线生成”，IEEE Trans。《集成电路和系统的计算机辅助设计》，第23卷，第11期，2004年，第1531–1549页·Zbl 05449586号 ·doi:10.1109/TCAD.2004.835119
[11] K.Kuusilinna、T.Hämäläinen、P.Liimatainen和J.Saarinen，“基于IP块的多媒体芯片的低效率互连”，载于PDCN，澳大利亚布里斯班，1998年，第411-416页。
[12] V.Lahtinen、K.Kuusilinna、T.Kangas和T.Hämäläinen，“芯片上连续媒体系统的互连方案”，《微处理器和微系统》，第26卷，第3期，2002年，第123–138页·Zbl 05461990号 ·doi:10.1016/S0141-9331（02）00002-9
[13] D.Sylvester和K.Keutzer，“小工艺几何形状对芯片上系统微体系结构的影响”，Proc。IEEE，第89卷，第4期，2001年，第467-489页·数字对象标识代码：10.1109/5.920579
[14] E.Salminen、K.Kuusilinna和T.Hämäläinen，“系统芯片的硬件IP组件比较”，摘自2004年芬兰坦佩雷国际系统芯片研讨会，第69–73页。
[15] AMBA规范，版本2.0。编辑，Arm Limited，1999年。
[16] Sonics MicroNetworks技术概述修订版，A21-1版，Sonics Inc.，2000年。
[17] E.Salminen、V.Lahtinen、K.Kuusilinna和T.Hämäläinen，“基于总线的系统对芯片互连概述”，载于ISCAS，第2卷，亚利桑那州斯科茨代尔，2002年，第372-375页。
[18] K.Lahiri、A.Raghunathan和S.Dey，“优化芯片通信架构的设计空间探索”，IEEE Trans。《集成电路和系统的计算机辅助设计》，第23卷，第6期，第952-9612004页·Zbl 05448572号 ·doi:10.1109/TCAD.2004.828127
[19] L.Benini和G.de Micheli，“芯片上的网络：一种新的SoC范式”，《计算机》，第35卷，第1期，2002年，第70-78页。
[20] A.Jantsch和H.Tenhunen，Eds.，《芯片上的网络》。多德雷赫特，荷兰：Kluwer学术出版社，2003年。
[21] P.Guerrier和A.Greiner，“芯片上分组交换互连的通用架构”，载于DATE，法国巴黎，2000年，第250–256页。
[22] A.Andriahantenaina和A.Greiner，“用于SoC的微网络：32端口SPIN网络的实现”，发表于德国慕尼黑DATE，2003年，第11、128–11、129页。
[23] P.P.Pande、C.Grecu、A.Ivanov和R.Saleh，“未来芯片上系统的基于交换机的互连架构”，载于SPIE，VLSI电路和系统，第5117卷，马斯帕洛马斯，西班牙大加那利，2003年，第228-237页。
[24] H.Kariniemi和J.Nurmi，“用于网络芯片实现的可重用XGFT互连IP”，摘自芬兰坦佩雷国际系统芯片研讨会，2004年，第94-102页。
[25] T.Valtonen、T.Nurmi、J.Isoaho和H.Tenhunen，“用于可扩展片上网络架构的自主容错单元”，载于瑞典基斯塔的Norchip，2001年，第198–203页。
[26] T.Bartic、J.-Y.Mignolet、V.Nollet、T.Marescaux、D.Verkest、S.Vernalde和R.Lauwereins，“可重构系统的高度可扩展芯片上网络”，摘自2003年芬兰坦佩雷国际系统芯片研讨会，第78-82页。
[27] D.Sigüenza-Tortosa、T.Ahonen和J.Nurmi，“实用NoC开发中的问题：Proteo概念”，《集成》，VLSI期刊，第38卷，第1期，2004年，第95-105页·doi:10.1016/j.vlis.2004.07.015
[28] E.Nilsson，“芯片上网络中热土豆交换机的设计与实现”，硕士论文，皇家理工学院（KTH），瑞典斯德哥尔摩，2002年。
[29] J.Hu和R.Marculescu，“芯片上网络的Dyad智能路由”，载于DAC，加利福尼亚州圣地亚哥，2004年，第260-263页。
[30] E.Bolotin、I.Gidon、R.Ginosar和A.Kolodny，“QNoC：芯片上网络的QoS架构和设计过程”，《系统架构杂志》，第50卷，第2-3期，2004年，第105-128页·Zbl 05431999号 ·doi:10.1016/j.sysarc.2003.07.004
[31] E.Rijpkema、K.Goossens、A.Radulescu、J.Dielisen、J.van Meerbergen、P.Wielage和E.Waterlander，“为片上网络（扩展版）提供保证和最佳服务的路由器设计中的权衡”，IEE Proc。《计算机与数字技术》，第150卷，第5期，2003年，第294-302页·doi:10.1049/ip-cdt:20030830
[32] P.Vellanki、N.Banerjee和K.S.Chatha，“基于网格的网络芯片架构的服务质量和错误控制技术”，《集成》，VLSI期刊，第38卷，第3期，2005年，第353–382页·doi:10.1016/j.vlsi.2004.07.009
[33] F.Moraes、N.Calazans、A.Mello、L.Moller和L.Ost，“Hermes:芯片上低区域开销分组交换网络的基础设施”，《集成》，VLSI期刊，第38卷，第1期，2004年，第69–93页。
[34] C.A.Zeferino、M.E.Kreutz、L.Carro和A.A.Susin，“系统对芯片的通信问题研究”，载于巴西阿雷格里港SBCCI，2002年，第121-126页。
[35] E.Salminen、T.Kangas、J.Riihimäki、V.Lahtinen、K.Kuusilinna和T.D.Hämäläinen，《系统对芯片环境下的基准网状和分层总线网络》，SAMOS，接受出版，希腊萨摩斯，2005年，第354–363页。
[36] M.-C.Chiang和G.S.Sohi，“在面向吞吐量的环境中评估共享总线多处理器的设计选择”，IEEE Trans。《计算机》，第41卷，第3期，1992年，第297–317页。
[37] 开放核心协议规范，1.0版，OCP-IP联盟，俄勒冈州波特兰，2001年。
[38] T.Kangas、V.Lahtinen、K.Kuusilinna和T.Hämäläinen，“带总线监控的系统对芯片通信优化”，载于DDECS，捷克共和国布尔诺，2002年，第304–309页。
[39] ARM7 Thumb家族传单，Arm Limited，2003年。
[40] T.Kangas、E.Salminen、K.Kuusilinna、T.Hämäläinen和J.Saarinen，“系统对芯片视频编解码器的灵活架构”，收录于夏威夷檀香山ISPACS，2001年，第216-221页。
[41] J.Riihimäki、P.Kukkala、E.Salminen、M.Hánnikäinen、K.Kuusilinna和T.HäMäláinen，“无线终端网络的实际分布式模拟”，摘自芬兰坦佩雷国际系统芯片研讨会，2004年，第49–52页。
[42] E.Salminen、A.Kulmala和T.Hämäläinen，“基于HIBI的FPGA多处理器SoC”，载于ISCAS，日本神户，2005年，第3351–3354页。
[43] O.Lehtorata、E.Salminen、A.Kulmala、M.Hánnikäinen和T.HäMäláinen，“基于FPGA的多处理器SoC的并行MPEG-4编码器”，FPL，接受出版，芬兰坦佩雷，2005年，第380–385页。
[44] T.Kangas、J.Riihimäki、E.Salminen、V.Lahtinen、H.Orsila、K.Kuusilinna和T.Hämäläinen，“基于HIBI的SoC以通信为中心的设计流程”，载于希腊萨摩斯SAMOS，2004年，第474-483页。
此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配，可能包含数据转换错误。在某些情况下，zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献，而不要求完整或完全匹配。