Dzikowski，A。；Hrynkiewicz，E。 基于BDD的多输出逻辑函数分解。 （英语） Zbl 1203.94146号 牛市。波兰。阿卡德。科学。，技术科学。 54，第4期，489-498（2006）. 摘要：本文对专用于一组逻辑函数的复数区域分解的方法进行了修改，而修改后的方法专用于在FPGA结构中实现所考虑的逻辑电路。作者试图在最小化原则的基础上实现可配置逻辑块数量和结构层数量的合理平衡。当直接在BDD图上进行分解时，该程序的主要优点是有机会立即检查图的分解区域是否超过集成电路中集成的逻辑块资源，这些逻辑块用于实现所涉及的逻辑功能。 MSC公司： 94C99号 电路、网络 关键词：二元决策图；分解，分解；FPGA（现场可编程门阵列） PDF格式BibTeX公司 XML格式引用 \textit{A.Dzikowski}和\textit{E.Hrynkiewicz}，公牛。波兰。阿卡德。科学。，技术科学。54，第4号，489--498（2006；Zbl 1203.94146） 全文： 链接