唐纳德·肖;达明Al-Khalili;罗森，过来 使用缺陷注入VHDL模型对CMOS VLSI电路进行故障安全性分析。 （英语） Zbl 1011.68190号 积分。，超大规模集成电路J。 32，编号1-2，77-97（2002）。 摘要：本文介绍了一种评估故障安全（FS）电路故障安全属性的方法。结构VHDL电路描述用于模拟CMOS IC中实际晶体管级缺陷的故障效应。有缺陷的标准单元在模拟抽象级别上进行模拟，所产生的故障效应在有缺陷的VHDL模型中实现，以便进行逻辑模拟。典型的故障影响包括功能变化、传播延迟增加、顺序逻辑故障、卡阻故障、噪声裕度降低和（I{DDQ}）增加。将有缺陷的VHDL模型转换为FS电路设计，并在数字电路的背景下分析缺陷的影响。然后，可以根据检测到的缺陷与实际导致输出错误的缺陷的比率，为FS电路分配一个优值。为了促进方法的执行，开发了一个集成软件工具，该工具与商业VHDL仿真工具相结合，提供了一种自动确定优值的方法。使用GUI实现，新工具具有用户友好性和灵活性，可用于各种逻辑电路和不同的IC技术。作为基准，我们重新评估了三个不同的检查器，以演示FSA工具和评估其相对故障安全性的方法。 MSC公司： 68瓦35 非数值算法的硬件实现（VLSI算法等） 68M99型 计算机系统组织 关键词：故障安全性;故障建模;VHDL（VHDL）;CMOS缺陷 PDF格式BibTeX公司 XML格式引用 \textit{D.Shaw}等人，集成。，VLSI J.32，编号1--2，77-97（2002；Zbl 1011.68190） 全文： 内政部