×

单词级验证的符号轨迹评估:理论与实现。 (英语) Zbl 1360.68582号

摘要:符号轨迹评估(STE)是一种模型检查技术,已成功用于验证许多工业设计。STE的现有实现在比特级别进行推理,允许电路中的信号从由三个元素组成的晶格中取值:0、1和\(X\)。这限制了可以实现的抽象量,并限制了将STE扩展到更大的设计。本文的主要贡献是展示了从寄存器传输层描述中可以自动导出多少抽象格,以及如何在实践中实现用此类抽象格实例化的STE一般理论的模型检查器。我们讨论了几个实现问题,包括如何使用新的单词编码来符号化地模拟单词级电路,该编码允许简洁地表示子单词的\(X)值。这为我们提供了第一个实用的单词级STE引擎,名为\(\mathsf{STEWord}\)。在一组与工业中使用的设计类似的设计上进行的实验表明,\(\mathsf{STEWord}\)比位级STE以及字级有界模型检查更具伸缩性。

MSC公司:

60年第68季度 规范和验证(程序逻辑、模型检查等)
PDF格式BibTeX公司 XML格式引用
全文: 内政部

参考文献:

[1] Barrett C、Conway CL、Deters M、Hadarean L、Jovanovic D、King T、Reynolds A、Tinelli C(2011)CVC4。附:2011年7月14日至20日在美国犹他州雪鸟举行的第23届计算机辅助验证国际会议记录,CAV 2011,第171-177页
[2] Brayton R,Mishchenko A(2010)美国广播公司:一种学术行业实力验证工具。摘自:第22届计算机辅助验证国际会议论文集,CAV’10。柏林施普林格,第24-40页
[3] Brummayer R,Biere A(2009)Boolector:位向量和数组的高效SMT解算器。收录:TACAS,第174-177页
[4] Bryant RE,Seger C-JH(1990)使用符号三值系统模型对数字电路进行形式验证。包含:CAV,第33-43页·Zbl 0767.94023号
[5] Bryant Randal E(1986)布尔函数操作的基于图形的算法。IEEE传输计算35(8):677-691·Zbl 0593.94022号 ·doi:10.1109/TC.1986.1676819
[6] Chakraborty S,Gupta A,Jain R(2017)比特向量公式中的匹配乘法。In:验证、模型检查和抽象解释(VMCAI)。柏林施普林格,第131-150页·Zbl 1484.68098号
[7] Chakraborty S、Khasidashvili Z、Seger C-JH、Gajavelly R、Haldankar T、Chhatani D、Mistry R(2015)文字级符号轨迹评估。In:计算机辅助验证(CAV)。柏林施普林格,第128-143页·Zbl 1360.68582号
[8] Cimatti A、Griggio A、Schaafsma B、Sebastiani R(2013)MathSAT5 SMT求解器。参见:Piterman N,Smolka S(eds)《TACAS会议录》,LNCS第7795卷。柏林施普林格·兹比尔1381.68153
[9] Cimatti A、Griggio A、Schaafsma B、Sebastiani R(2013)MathSAT5 SMT求解器。参见:Piterman N,Smolka S(eds)《TACAS会议录》,LNCS第7795卷。柏林施普林格·Zbl 1381.68153号
[10] Dutertre B(2014)Yices 2.2。摘自:Biere A,Bloem R(eds)《计算机辅助验证》(CAV’2014),计算机科学讲稿第8559卷,第737-744页。柏林施普林格·Zbl 0593.94022号
[11] Dutertre B,De Moura L(2006)《yices SMT求解器》。工具纸位于http://yices.csl.sri.com/tool-paper.pdf, 2(2)
[12] Eén n,Sörensson n(2012)迷你卫星页面
[13] Emerson EA(1995)《时序和模态逻辑》。收录于:《理论计算机科学手册》,第995-1072页。阿姆斯特丹爱思唯尔·Zbl 0900.03030号
[14] SystemVerilog统一硬件设计、规范和验证语言的IEEE标准。IEEE Std 1800-2012(IEEE Std 1800-2009修订版),第1-1315页(2013)
[15] Jha S,Limaye R,Seshia SA(2009)Beaver:为位向量算法设计高效的SMT解算器。附:《第21届计算机辅助验证国际会议论文集》,2009年6月26日至7月2日,法国格勒诺布尔,CAV 2009,第668-674页
[16] Johannsen P(2001)减少位向量可满足性问题以缩小RTL属性检查的设计尺寸。收录:HLDVT,第123-128页
[17] Jones RB、O’Leary JW、Seger C-JH、Aagaard M、Melham TF(2001)《微处理器设计中的实用形式验证》。IEEE Des测试计算18(4):16-25·doi:10.1109/54.936245
[18] Kaivola R、Ghughal R、Narasimhan N、Telfer A、Whittemore J、Pandav S、SlobodováA、Taylor C、Frolov V、Reeber E、Naik A(2009)在英特尔\[\text{Core}^\text{TM}\]CoreTM i7处理器执行引擎验证中用形式验证取代测试。包含:CAV,第414-429页
[19] KiranKumar VMA、Gupta A、Ghughal R(2012)《符号轨迹评估:下一代英特尔处理器图形处理器fpu的主要验证工具》。收录:FMCAD,第149-156页
[20] Kroening D,Strichman O(2008)《决策程序:算法观点》。理论计算机科学课文。EATCS系列。柏林施普林格·兹比尔1149.68071
[21] Malvar HS、Li-Wei H、Cutler R(2004)《拜耳彩色图像去装饰用高质量线性打印机》。In:ICASSP,第3卷,第485-488页
[22] Roorda J-W,Claessen K(2005)基于SAT的符号轨迹评估新算法。收录:CHARME,第238-253页·兹比尔1159.68337
[23] Seger C-JH,Bryant RE(1995)通过部分有序轨迹的符号评估进行形式验证。形式方法系统设计6(2):147-189·doi:10.1007/BF01383966
[24] Seger C-JH、Jones RB、O’Leary JW、Melham TF、Aagaard M、Barrett C、Syme D(2005)正式硬件验证的工业有效环境。IEEE Trans-CAD集成电路系统24(9):1381-1405·doi:10.1109/TCAD.2005.850814
[25] Somenzi F(2012)CUDD:CU决策图包2.5.0版。科罗拉多大学博尔德分校
[26] Stump A,Barrett CW,Dill DL(2001)阵列扩展理论的决策程序。In:计算机科学中的逻辑(LICS)。IEEE计算机学会,第29-37页
此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配,可能包含数据转换错误。在某些情况下,zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献,而不要求完整或完全匹配。