×

新型分裂数字锁相环在加性宽带高斯噪声中的性能。 (英语) Zbl 1282.93234号

小结:本文提出了一种新的存在加性宽带高斯噪声的分裂数字锁相环(DPLL)。提出的新环路在环路的数字控制振荡器中包含一个额外的相位调制输入及其频率调制输入。本环路消除了宽带高斯噪声的有害影响。使用新的分路DPLL可以获得更好的输出信噪比。在环路的设计中,通过使用同相和正交数字控制振荡器,避免了环路和射频滤波器之间的相互作用。使用MATLAB(The MathWorks,Natick,MA,USA)/Simulink环境和System Generator(System Generator)对提出的分体式DPLL进行了仿真,System Generator是来自Xilinx(Xilinx,Inc.,San Jose,CA,USA)的一种用于现场可编程门阵列设计的工具,并在Spartan 3E Starter Kit板上实现。该设计是在Xilinx ISE 13.1上使用VHDL(甚高速集成电路(VHSIC)硬件描述语言)在现场可编程门阵列上实现的。从稳定时间、峰值时间、上升时间、峰值超调量以及典型二进制相移键控系统的误码率性能的角度来看,所提出的分频数字锁相环优于传统的分频锁相环,并与MATLAB/Simulink的结果进行了验证。

MSC公司:

93E03型 控制理论中的随机系统(一般)
93E25型 随机控制中的计算方法(MSC2010)
PDF格式BibTeX公司 XML格式引用
全文: 内政部

参考文献:

[1] Biswas,锁相理论与应用(1985)
[2] Sarkar,使用新的分裂环路DPLL消除截断和舍入误差并增强稳定性,《国际通信系统杂志》25 pp 059–(2012)·数字对象标识代码:10.1002/dac.1306
[3] Chaterjee,相位调制加入VCO时二阶锁相环的性能分析,IETE研究杂志56 pp 346–(2010)·doi:10.1080/03772063.2010.10876324
[4] Chaterjee,设计劈裂DPLL的新方法,国际工程研究杂志2(2),第215页–(2010)
[5] 古斯塔鲁,通过数字分路重新使用锁相环噪声带宽,IEEE通讯快报3(4)第111页–(1999)·数字对象标识代码:10.1109/4234.757205
[6] 加德纳,锁相技术,5。编辑(2005年)·doi:10.1002/0471732699
[7] Bergmans,回路延迟对一阶和二阶控制回路相位裕度的影响,IEEE电路与系统汇刊-II:Express 52 pp 621–(2005)·doi:10.1109/TCSII.2005.852003
[8] Lindsey,《数字锁相环的调查》,IEEE 69论文集,第410页–(1981)·doi:10.1109/PROC.1981.11986
[9] Myers MD Siferd RE PLL与模糊逻辑非线性增益控制器IEEE Midwest Circuits and Systems Symposium 2005
[10] Boukli-Hacene,光学BPSK和QPSK外差光波系统的比较,军事通信会议,MILCOM’94,IEEE 2 pp 362–(1994)
[11] 伯格曼,《数字基带传输与录制》(1996)·Zbl 0887.94002号 ·数字对象标识代码:10.1007/978-1-4757-2471-4
[12] The MathWorks,Inc.美国马萨诸塞州纳蒂克苹果山大道3号,邮编:01760
[13] Saber,多普勒频移环境中数字接收机的频率和功率估计器,《信号处理:国际期刊》(SPIJ)5,第185页–(2011)
[14] Xilinx Inc.DSP系统生成器用户指南UG640(v 13.1)2011
[15] Popescu SO Gontean AS Budura G BPSK调制器在FPGA上的模拟与实现2011年IEEE第六届应用计算智能与信息学国际研讨会459 463
[16] ISE 13.1 2011快速入门教程
此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配,可能包含数据转换错误。在某些情况下,zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献,而不要求完整或完全匹配。