陈东东;Ko、Seok-Bum 基于一阶多项式逼近的新型十进制对数转换器。 （英语） Zbl 1300.68061号 电路系统。信号处理。 31，第3期，1179-1190（2012）. 摘要：本文提出了一种基于十进制一阶多项式（线性）近似算法的十进制对数转换器。该方法主要基于查找表，然后是十进制线性近似步骤。与基于二进制的十进制线性近似算法（算法1）相比，该算法（算法2）在十进制和二进制格式之间的转换中没有错误。该结构在Virtex5 XC5VLX110T FPGA上通过二进制编码十进制（BCD）编码的组合逻辑实现。比较结果表明，算法2的硬件性能可以比算法1快2.15倍，而开销是算法1的1.14倍。 引用于三文件 MSC公司： 68瓦20 随机算法 2007年7月68日 计算机体系结构的数学问题 关键词：十进制计算机算术;十进制对数转换器;一阶多项式逼近;FPGA（现场可编程门阵列） 软件：SLEEF公司;锡林克斯 PDF格式BibTeX公司 XML格式引用 \textit{D.Chen}和\textit{S.-B.Ko}，电路系统。信号处理。31，第3号，1179--1190（2012；Zbl 1300.68061） 全文： 内政部 参考文献： [1] K.H.Abed，R.E.Siferd，低功耗对数转换器的CMOS VLSI实现。IEEE传输。计算。52(11), 1421–1433 (2003) ·doi:10.1109/TC.2003.1244940 [2] D.Chen，Y.Choi，L.Chen，D.Teng，K.Wahid，S.Ko，一种新型的十进制对数转换器，《2008年IEEE电路与系统国际研讨会论文集》，美国西雅图（2008），第688–691页 [3] M.Combet，H.Van Zonneveld，L.Verbeek，二进制数以二为底对数的计算。IEEE传输。电子。计算。14, 863–867 (1965) ·doi:10.1109/PGEC.1965.264080 [4] M.F.Cowlishaw，十进制浮点：计算机算法，第16届IEEE计算机算术研讨会论文集，美国华盛顿（2003），第104–111页 [5] J.-P.Deschamps、G.J.A.Bioul、G.D.Sutter，《算术电路的合成：FPGA、ASIC和嵌入式系统》（Wiley，Hoboken，2006） [6] M.A.Erle，M.J.Schulte，通过进位加法实现十进制乘法，《2003年IEEE应用特定系统、架构和处理器国际会议论文集》，荷兰海牙（2003），第348-358页 [7] E.L.Hall，D.D.Lynch，S.J.Dwyer，数字滤波应用中使用近似二进制对数生成乘积和商。IEEE传输。计算。19, 97–105 (1970) ·Zbl 0185.43102号 ·doi:10.1109/T-C.1970.222874 [8] IEEE，Inc.，IEEE 754-2008浮点运算标准（2008） [9] T.Lang，A.Nannarelli，基数-10组合乘法器，《IEEE第40届信号、系统和计算机Asilomar会议论文集》，美国太平洋格罗夫（2006），第313–317页 [10] J.N.Mitchell，使用二进制对数进行计算机乘除。IRE事务处理。电子。计算。11, 512–517 (1962) ·Zbl 0117.11907号 ·doi:10.1109/TEC.1962.5219391 [11] J.M.Muller，《基本函数、算法和实现》（Birkhauser，Boston，2005） [12] S.L.SanGregory，R.E.Siferd，C.Brother，D.Gallagher，《采用CMOS VLSI实现的快速低功耗对数近似》，IEEE第42届中西部电路与系统研讨会论文集。美国拉斯克鲁斯（1999），第388-391页 [13] T.Sasao、S.Nagayama、J.T.Butler，使用LUT级联的数值函数生成器。IEEE传输。计算。56（6），826–838（2007）·doi:10.1109/TC.2007.1033 [14] 锡林克斯公司，锡林克斯大学项目XUPV5-LX110T开发系统。硬件参考手册（2009） 此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配，可能包含数据转换错误。在某些情况下，zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献，而不要求完整或完全匹配。