×

数学ZBZ-数学第一资源

粗粒度可重构处理器上的硬件虚拟化。(英语) Zbl 1104.68301
技术信息。亚琛:Shaker Verlag(ISBN 3-8322-5561-3)。十四,142页(2006年)。
摘要:在这篇论文中,我们提出将可重组处理器作为主要运算元件,应用于多媒体及通讯领域。可重构处理器将嵌入式CPU核与可重构处理单元(RPU)集成在一起。我们的许多目标应用都要求对数据流进行实时信号处理,并且对计算量有很高的要求。
在为这些应用程序设计嵌入式系统时,关键的挑战是找到一种既能满足性能目标又能适应新应用程序的实现,同时又能使系统成本最小化。仅仅使用嵌入式CPU的实现很可能会错过性能目标。基于专用集成电路(ASIC)的协处理器可以用于某些功能固定的大容量产品,但对于应用范围不同的系统来说,却不适用。
我们认为,一个具有粗粒度、中等大小的动态可重构阵列的可重构处理器为我们的应用领域提供了一个有吸引力的实现平台。计算密集型应用程序内核在RPU上执行,而应用程序的其余部分在CPU上执行。可重构硬件可以实现高性能的应用程序专用协处理器,但由于可编程性,协处理器的功能仍然可以调整。到目前为止,可重构技术主要用于静态配置的嵌入式系统中,例如用于实现粘合逻辑、替代asic和实现固定功能协处理器。在运行时更改配置可以实现许多有趣的应用程序模式,例如,按需加载协处理器和时间复用执行协处理器,这通常被称为硬件虚拟化。虽然静态配置的使用已经被设计工具很好地理解和支持,但是动态重构的作用还没有得到很好的研究。当前的应用程序规范方法和设计工具没有提供考虑动态重新配置的端到端工具流。该方法的一个关键思想是通过保持可重构阵列的小规模来降低系统成本,并使用硬件虚拟化技术来补偿有限的硬件资源。
本文的主要贡献是设计了一个可重构处理器体系结构ZIPPY,以及相应的硬件和软件实现工具,以及一个明确考虑硬件虚拟化的应用规范模型。ZIPPY架构被广泛地参数化,允许指定一个完整的处理器架构家族。实现工具也是参数化的,可以针对任何体系结构变体。我们用一个系统级的、周期精确的协同仿真框架来评估体系结构的性能。该框架使我们能够对各种可重构处理器体系结构进行设计空间探索。通过两个案例研究,我们证明了在Zippy架构上实现硬件虚拟化是可行的,并使我们能够在嵌入式系统中以区域为单位来权衡性能。最后,我们提出了一种时序电路最优时序划分的新方法,这是硬件虚拟化的一种重要形式。基于减速和重定时的方法允许我们将任何时序电路分解成许多更小的通信子电路,这些子电路可以在动态可重构的体系结构上执行。
理学硕士:
68-01年 与计算机科学有关的介绍性说明(教科书、教程论文等)
68M99 计算机系统组织
软件:
XPP-VC公司
PDF格式 BibTeX公司 XML 引用
全文: 链接