×
王健;李玉白;吴昌

有限输入缓冲区的片上网络分析模型。 （英语） Zbl 1267.68075号

前面。计算。科学。中国 5，第1期，126-134（2011）.
摘要：提出了一种具有有限大小缓冲区的输入缓冲路由器体系结构片上网络（NoC）的分析模型。该模型是基于M/G/1/K排队理论开发的，并考虑了NoC中缓冲区大小的限制。分析了数据包在每个缓冲区中的逗留时间，计算了数据包的平均延迟，并通过仿真验证了模型的有效性。通过将分析结果与仿真结果进行比较，我们表明所提出的模型成功地捕获了NoC的性能特征，为NoC设计提供了一种有效的性能分析工具。

MSC公司：

68平方米 计算机系统环境下的性能评估、排队和调度

关键词：

分析模型;有限缓冲器;片上网络（NoC）;排队系统
PDF格式BibTeX公司 XML格式引用
\textit｛J.Wang｝等人，正面。计算。科学。中国5，No.1，126--134（2011；Zbl 1267.68075）
全文： 内政部

参考文献：

[1] Grecu C、Pande P P、Ivanov A、Saleh R。结构化互连体系结构：基于总线的soc不可伸缩性的解决方案。收录于：《大湖区会议录》。超大规模集成电路。华盛顿特区：Elsevier，2004，192-195
[2] Henkel J，Wolf W，Chakradhar S.On-chip networks:一种可扩展的、以通信为中心的嵌入式系统设计范式。摘自：第17届超大规模集成电路设计国际会议论文集。新泽西州皮斯卡塔韦：IEEE出版社，2004年，845–851
[3] Dally W J，Towles B。路由数据包，而非电线：片上互连网络。摘自：设计自动化会议论文集。拉斯维加斯：ACM出版社，2001:684–689
[4] Pande P P、Grecu C、Jones M、Ivanov A、Saleh R。网络对芯片互连体系结构的性能评估和设计权衡。IEEE计算机汇刊，2005，54（8）：1025–1040·doi:10.1109/TC.2005.134
[5] Guerrier P，Greiner A.芯片上数据包交换互连的通用架构。摘自：《欧洲设计与测试学报》。巴黎：IEEE出版社，2000，250–256
[6] Kumar S、Jantsch A、Soininen J、Forsell M、Millberg M、Oberg J、Tiensyrja K、Hemani A。芯片上网络架构和设计方法。摘自：ISVLSI会议记录。宾夕法尼亚州匹兹堡：IEEE出版社2002年，117-124
[7] Karim F，Nguyen A，Dey S.芯片上网络系统的互连架构。IEEE Micro，2002，22（5）：36–45·doi:10.1109/MM.2002.1044298
[8] Pande P P、Grecu C、Ivanov A、Saleh R。芯片上网络应用交换机的设计。摘自：《交响乐会议录》。电路和系统（ISCAS），曼谷：IEEE出版社，2003年，217–220
[9] Hemani A、Jantsch A、Kumar S.Postula A、Oberg J、Millberg M、Lindqvist D。芯片上的网络：十亿晶体管时代的架构。在：《IEEE标准芯片会议论文集》，图尔库：IEEE出版社，2000，166–173
[10] Marculescu R，Ogras U Y，Nicholas H Z。系统级多处理器soc设计的计算和通信优化。ACM事务处理。设计自动。选举。系统。2006, 11(3): 564–592 ·doi:10.1145/1142980.1142983
[11] Bogdan P，Marculescu R.网络对芯片缓冲区行为中的Quantum-like效应。摘自：《2007年设计自动化会议论文集》，太平洋：IEEE出版社，2007年，266–267
[12] 阿加瓦尔A.互联网络性能限制。IEEE并行和分布式系统汇刊，1991，4（2）：398–412·doi:10.1109/71.997897
[13] Dally W J.k元n立方互连网络的性能分析。计算机，1990，39（6）：775–785
[14] Adve V S，Vernon M K。具有确定性路由的网状互连网络的性能分析。IEEE并行和分布式系统汇刊，1994，3（5）：225–246·数字对象标识代码：10.1109/71.27793
[15] Boudec J Y L，Thiran P.网络微积分。纽约：Springer-Verlag，2001·Zbl 0974.90003号
[16] Chandra V，Xu A，Schmit H，Pileggi L。高性能集成电路的互连通道设计。摘自：巴黎日期会议记录：IEEE出版社，2004年，1138–1143
[17] Beekhuizen P，Denteneer D，Adan I.单路由器串联网络模型分析。运筹学年鉴，2008，162（1）：19–34·Zbl 1153.90331号 ·doi:10.1007/s10479-008-0333-2
[18] Guz Z、Walter I、Bolotin E、Cidon I、Ginosar R、Kolodny A.针对网络接入的高效链路容量和qos设计。摘自：《2006年欧洲设计、自动化和测试学报》，慕尼黑：IEEE出版社，2006年1月6日
[19] Hu J，Ogras U Y，Marculescu R.网络专用缓冲区空间分配-芯片路由器设计。IEEE集成电路和系统计算机辅助设计汇刊，2006，25（12）：2919–2933·doi:10.1109/TCAD.2006.882474
[20] Hillier F S，Lieberman G J.运筹学导论。第6版。香港：McGraw-Hill，1995，661-732
[21] Gelenbe E，Pujolle G.排队网络简介。纽约：Joh Wiley and Sons，1987·Zbl 0654.60079号
[22] Medhi J.排队论中的随机模型。伦敦：学术出版社，1991年·Zbl 0743.60100号
此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配，可能包含数据转换错误。在某些情况下，zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献，而不要求完整或完全匹配。