×

针对特定应用程序网络的缓冲区规划—芯片设计。 (英语) Zbl 1191.68134号

概述:片上网络(Networks-on-chip,NoC)是一种很有前途的下一代SoC通信体系结构。片上路由器中使用的缓冲区大小主要影响NoC的硅面积和功耗。为了实现高效的NoC设计,仔细规划总缓冲区大小和每个路由器缓冲区分配是很重要的。在本文中,我们提出了两种用于特定应用的NoC设计的缓冲区规划算法。更准确地说,给定目标应用程序的流量参数和性能约束,所提出的算法自动确定最小缓冲预算,并为不同路由器中的每个输入通道分配缓冲深度。实验结果表明,所提出的算法可以显著减少总缓冲区使用量,并保证性能要求。

MSC公司:

68M99型 计算机系统组织
68M10个 计算机系统中的网络设计和通信
PDF格式BibTeX公司 XML格式引用
全文: 内政部

参考文献:

[1] Benini L,Micheli G D.芯片上的网络:一种新的SoC范式。IEEE计算,2002,35(1):70–78
[2] Dally W J,Towles B.路由数据包,而不是电线:芯片互连网络。In:程序。2001年设计自动化会议。拉斯维加斯:IEEE出版社,2001年。684–689
[3] Saastamoinen I,Alho J.Proteo networks-on-chip的缓冲实现。In:程序。日期会议'03。慕尼黑:IEEE出版社,2003年。294–302
[4] Hu J C,Ogras U,Marculescu R。应用特定网络的系统级缓冲区分配——芯片路由器设计。IEEE Trans-Comput-Aid设计集成循环系统,2006,25(12):2919–2933·Zbl 05450336号 ·doi:10.1109/TCAD.2006.882474
[5] Jalabert A、Murali S、Benini L等。xPipesCompiler:实例化特定于应用程序的NoC的工具。In:程序。日期'04。巴黎:IEEE出版社,2004年。884–889
[6] Liang J、Laffely A、Swaminathan S等。可扩展片上通信的架构和编译器。IEEE Trans VLSI,2004,12(7):711–726·Zbl 05459907号 ·doi:10.1109/TVLSI.2004.830919
[7] Kallakuri S、Doboli A、Feinberg E.桥接器的缓冲插入和系统芯片通信子系统的最佳缓冲大小。In:程序。2005年DATE会议。慕尼黑:IEEE出版社,2005年。826–827
[8] AMBA系统架构。可在http://www.arm.com/products/solutions/AMBAHomePage.html
[9] 核心连接总线体系结构。可在http://www-01.ibm.com/chips/techlib/techlab.nsf/productfamilies/Core-Connect_Bus建筑
[10] Cheung E,Hsieh H,Balarin F.多处理器系统芯片上速率受限KPN应用程序的自动缓冲区大小调整。In:程序。高级设计、验证和测试车间。欧文:IEEE出版社,2007年。37–44
[11] Boudec J Y,Thiran P.网络微积分。纽约:Springer-Verlag,2001·Zbl 0974.90003号
[12] Coenen M、Murali S、Radulesu A等。使用TDMA和基于信用的端到端流量控制的片上网络缓冲区大小调整算法。In:程序。代码+ISSS’06。首尔:IEEE出版社,2006年。130–135
[13] Murali S、Atienza D、Benini L等。一种保证有序数据包交付和片上网络容错的多路径路由策略。In:程序。2006年设计自动化会议。旧金山:IEEE出版社,2006年。845–848
此参考列表基于出版商或数字数学图书馆提供的信息。其项与zbMATH标识符进行启发式匹配,可能包含数据转换错误。在某些情况下,zbMATH Open的数据对这些数据进行了补充/增强。这试图尽可能准确地反映原始论文中列出的参考文献,而不要求完整或完全匹配。