×

保持时序逻辑的状态空间约简的静态分析。 (英语) Zbl 1073.68055号

摘要:我们提出了两种使用并行程序静态分析为其创建简化模型的方法。我们的算法检查程序的控制流图(语法),并创建一个比其他方法创建的更小的转换系统。就时序逻辑规范而言,较小的转换系统相当于程序的原始转换系统。
这两种方法在方法上是正交的。第一种方法称为路径缩减,它通过压缩计算路径来减少状态空间。此方法减少了每次计算所需的步骤数。第二种方法称为死变量约简,根据变量域进行约简。它标识仅在变量值(而不是程序计数器)上不同的等效状态类,并为每个类使用一个代表。我们还考虑了基于部分死变量的死变量约简的细化,这可能会导致更大的约简。
我们的算法基于表达式的语法操作,从而使我们能够在有限域和无限域上处理带有变量的程序。这两种方法都可以很容易地与显式状态方法或符号方法组合(以及彼此组合)。
我们使用Murphi验证器测试两种方法实现的减少量。我们让Murphi执行DFS搜索,并根据几个示例和两个约简比较原始过渡系统和约简过渡系统的大小。结果表明,路径约简和基于部分死变量的约简可以显著地减少路径,而完全死变量的效果则不太显著。我们讨论了这些方法之间的差异,以及产生这些结果的原因。

MSC公司:

60年第68季度 规范和验证(程序逻辑、模型检查等)
68号30 软件工程的数学方面(规范、验证、度量、需求等)
03B44号 时间逻辑

软件:

veriSoft软件
PDF格式BibTeX公司 XML格式引用
全文: 内政部