迈克尔·C·布朗。;埃德蒙·克拉克（Edmund M.Clarke）。;大卫·L·迪尔。;巴德·米什拉 使用时序逻辑对时序电路进行自动验证。 （英文） Zbl 0604.94011号 IEEE传输。计算。 35, 1035-1044 (1986). 长期以来，验证时序电路的正确性一直是一个重要问题。但由于缺乏任何正式和有效的验证方法，因此无法为此目的创建实用的设计辅助工具。由于所有已知的仿真和原型测试技术都很耗时且不太可靠，因此迫切需要此类工具。本文描述了一个时序电路的自动验证系统，其中的规范用命题时序逻辑表示。与大多数其他机械验证系统相比，我们的系统不需要任何用户帮助，而且速度很快-实验结果表明，可以在几秒钟内检查具有数百个状态的状态机的正确性！验证系统使用一种简单有效的算法，称为模型检查器。该算法分为两个步骤：第一步，构建一个标记的状态转换图；在第二步中，它确定时间公式相对于状态转移图的真值。我们讨论了自动生成状态转换图的两种不同技术：第一种是通过穷举仿真直接从电路中提取状态图。第二种方法通过编译原始电路的HDL规范来获得状态图。 引用于14文件 MSC公司： 94立方厘米 交换理论，布尔代数的应用；布尔函数（MSC2010） 关键词：异步电路;硬件验证;时序电路的正确性;命题时态逻辑;状态转换图;时间公式的真值 PDF格式BibTeX公司 XML格式引用 \textit{M.C.Browne}等人，IEEE Trans。计算。351035--1044（1986年；Zbl 0604.94011） 全文： 内政部