TLRW公司

TLRW:返回读写锁。TL2和类似的STM算法基于写锁定和不可见读卡器提供了高可伸缩性。事实上,没有现代STM设计锁沿着它的公共执行路径进行读取,因为这样做需要一个内存同步操作,这将极大地影响性能。在本文中,我们介绍了一种新的STM算法TLRW,该算法适用于单芯片多核系统,该系统正在迅速占据计算领域的很大一部分。我们声称,在这种单芯片系统中,一致性的成本已经降到了允许我们设计基于读写锁的可伸缩STM的水平。TLRW基于字节锁,这是一种新颖的读写锁设计,具有较低的读锁获取开销,并且能够利用事务中引用的局部性。我们提供了一个简单的、不可撤销的交易的不可撤销的设计。在基于不可见读卡器(如TL2)的STMs中提供类似的属性通常会导致性能的重大损失。在一系列的基准测试中,我们发现在64路单芯片多核计算机上运行时,TLRW提供了令人惊讶的良好性能(与TL2竞争,有时甚至优于TL2)。然而,在一个128路2芯片系统中,互连的一致性成本较高,性能会迅速下降。我们相信我们的工作提出了一个问题:在单芯片多核机器上,基于读写锁的stm是否是正确的选择。