尤西丝

一个免费的verilog合成套件。Yosys是第一个全功能的开源软件veriloghdl合成。它支持Verilog-2005的大部分功能,并通过ASIC和FPGA的实际设计进行了良好的测试