近串联DAG中的竞争检测和可达性

如果程序的逻辑并行部分访问相同的内存位置，并且其中一个访问是写入，则称程序存在确定性竞争。这些竞争通常是程序中的错误，因为它们导致程序行为的不确定性——程序的不同时间表可能导致不同的结果。以前关于检测这些竞争的大多数工作都集中在具有串行并行或嵌套并行的程序子类上。

本文提出了一种竞赛检测算法，用于检测更一般的程序类中的竞赛，即除了串行并行结构之外，还包括任意排序约束的程序。该算法在O（运行）(T型₁+k个²)时间，其中T型₁是原始程序的顺序运行时间k个是非系列平行约束的数量。

本文的主要技术创新点是一种新的数据结构R-Sketch，用于回答近系列平行（SP）有向无环图（DAG）中的可达性查询。给定一个包含n个-节点串联并行图和k个额外的非SP边缘，数据结构的总构建时间为O（运行）(n个+k个²)，并且每个可达性查询都可以在中回答O（运行）（1） 时间。数据结构为横向增量，这意味着它支持插入节点/边，但只能在通过图遍历发现节点/边时插入。