用于嵌入式系统形式化验证的REDLIB

为了在学术界和工业界推广密集时间系统模型检查技术，我们开发了一个名为REDLIB的库，它支持具有多个公平假设的密集时间自动机的完整TCTL模型检查。REDLIB使用类似BDD的图表来高效地表示和操作密集的时间状态空间。用户可以使用REDLIB中的程序快速构建密集时间模型，并执行基本的布尔和状态空间操作、后约束/前置条件计算、状态空间表示规范化、最大不动点计算、线性混合系统的参数安全分析，用于最大不动点评估的加速技术，以及密集时间状态空间的覆盖分析。REDLIB还有一个预处理器，它允许高级构造，如数组、消息通道、动态内存分配、过程调用和计时器。在本文中，我们讨论了REDLIB的特性，并给出了一些小示例来演示如何使用REDLIB。