提出了一种基于单屏蔽圆贴片谐振器（SCPR）的紧凑型宽带滤波功分器（FPD）。首先介绍了SCPR，它由加载有中心金属通孔的圆形贴片谐振器和屏蔽金属通孔环组成。当TM₀₀模式谐振，将全模SCPR（FMSCPR）与多个时隙分开，得到的半模和四模SCPRs（QMSCPR）具有相同的谐振频率。值得注意的是，随着谐振器尺寸的减小，一些高阶模式也相应地受到抑制。通过组合一个HMSCPR和两个QMSCPR，可以实现具有改进阻带性能的紧凑型二阶FPD。通过在两个相邻QMSCPR的插槽中加载三个隔离电阻，可以实现输出端口之间的良好隔离。设计、模拟和测量了一个原型，以验证所提出的方法。

本文提出了一种用于脑电信号采集的直接耦合仪表放大器。通过集成斩波和自动归零（AZ）技术，提出了一种偏置和1/f噪声控制环路（OFC）结构。此外，提出了一种电容阻抗升压环（CIBL）结构，以增加EEG频带内的输入阻抗。使用共模偏置电路，提高了电路的共模抑制比。原型IA采用180-nm CMOS工艺制造，输入响应噪声为0.12µV（V）_{rms（有效值）}0.01 Hz至100 Hz。所提出的IA实现了4.14G的高输入阻抗Ω20 Hz时，CMRR为133.1 dB（70 Hz时）。

本文提出了一种硬件高效的延迟遍历元胞自动机基因-蛋白质网络模型。结果表明，该模型能够再现基因-蛋白质数学网络模型中最典型的非线性现象之一（超临界Hopf分岔）的发生机制。然后用现场可编程门阵列实现了该模型，并通过实验验证了其操作性。此外，与基于DSP和基于CPU的基因蛋白质网络模型相比，该模型的硬件效率更高。然后讨论了所提出的模型将作为大规模基因组模拟器的构建块，用于个性化药物和药物发现。

在低功耗非常重要的应用中，差频模数转换器是一个很好的选择。然而，在电路功率/面积和量化分辨率之间存在折衷。提出了一种分电路共享的内部状态拍频ADC，以提高分辨率，同时减少折衷。据观察，通过内部状态分析，SNDR/ENOB平均提高了6.72dB/1.14bits，而通过子电路共享设计方法不增加系统范围的面积/功率，从而缓解了先前存在的折衷。

本文提出了一种用于电动汽车PMSM无传感器驱动系统的零电压开关降压/升压变换器（PCRBBC）。建议的PCRBBC系列包括12个以上的耦合拓扑信用证或劳埃德辅助电路。它们的特殊特性是输入和输出端口之间的共同正连接、ZVS条件以及要选择的各种不同拓扑。分析了所提出的ZVS-PCRBBC的工作原理、软开关实现限制、应用条件和设计指导。最后，搭建了一个实验样机来验证所提出的软交换拓扑的正确性和有效性。

本文提出了一种弹簧摆压电和电磁振动能量采集（SP-PEVEH）系统。SP-PEVEH系统由弹簧摆收获机和接口电路组成。弹簧摆收获机可以通过压电和磁电传感器同时产生能量。此外，弹簧摆式收割机具有采集多向振动能量的能力。接口电路可以将能量从收割机传输到存储器。还实现了最大功率点跟踪（MPPT）控制，以实现高效的能量转换。实验结果表明，共振频率为26.4Hz，最大速度为1.5m/s²加速时，SP-PEVEH系统可以产生11.63 mW的功率。与无MPPT控制的传统接口电路相比，输出功率提高了676%。

在图像处理和神经网络等容错应用中，近似计算在控制功耗和提高能源效率方面是一种极具前景的方法。本简介介绍了两种无符号近似乘法器设计：为高精度应用量身定制的MUL1和为低功耗使用优化的MUL2。此外，我们还提出了基于输入重排序电路设计的近似N-4压缩器，以及一种新的近似4-2压缩器。该压缩器将正近似和负近似对准共享相同概率的输入模式。这些提出的近似乘法器已经使用40nm技术合成，显示出显著的改进。与精确乘法器相比，第一个提出的乘法器在功率延迟面积积（PDAP）方面提高了84.98%，而第二个乘法器在此参数方面实现了97.22%的更显著的改进。

真随机数发生器（TRNG）是现代物联网（IoT）设备的重要硬件安全原语，而熵源（ES）是TRNG的最关键组件。本文探讨了NAND-XOR环形振荡器（NXROs）结构，以设计一种新型的TRNG ES架构。ES的基本原理是在XOR RO中添加一个自反馈NAND门，以产生高频信号，从而应用该信号诱导XOR RO-振荡状态的高频变化，从而对随机时钟抖动实现更显著的放大。此外，我们的NXRO比传统RO具有更高的振荡频率和最小能量。我们在Xilinx Spartan-6和Atrix-7 FPGA上使用新的NXRO ES单元实现了TRNG。我们的实验结果表明，与最先进的TRNG相比，新的TRNG在生成真正的随机数方面实现了更高的吞吐量和更低的硬件开销，成功地通过了NIST测试和AIS31测试，而无需进行后处理。

双边滤波算法在图像去噪中有着广泛的应用。然而，它对图像数据传输的复杂计算和高带宽要求一直是其处理速度的限制因素。本文简要介绍了为双边滤波算法设计的高通量硬件架构，支持任意分辨率和三个卷积窗口大小的图像。该体系结构通过近似计算减少了计算量，并通过数据预取策略提高了高清图像处理的吞吐量。此外，我们引入了一种经济高效的MAC单元，可最大限度地减少关键路径延迟和区域消耗。就硬件实现而言，即使在低成本的Xilinx Zynq-7000 FPGA平台上，也可以以每秒160帧以上的速度处理1024×1024分辨率的图像，最大工作频率为192MHz。

我们使用由扫描触发器（FF）和逆变器组成的测试电路，对软错误率的频率依赖性分析进行了研究。通过在时钟运行时用α粒子照射电路，测量软错误率。在α粒子辐照期间，逆变器引起的软误差几乎可以忽略不计。FF引起的软误差随着工作频率的增加而减小。另一方面，在Ar辐照过程中，软错误率随频率变化而几乎不变。这是因为，与α粒子辐照不同，逆变器引起的软误差的增加大致等于FF引起的软错误的减少。

提出了一种基于磁耦合谐振无线功率传输（MCR-WPT）原理的多负载无线充电平台。该平台可以同时向多个工作频率不同的接收器供电，每个负载独立于其他负载。该系统由一个多频复合电流源、一个平面发射线圈、一个LC源多频调谐网络和几个不同频率的接收机组成。分析了多个接收机同时充电时，交叉耦合和频率串扰引起的相互干扰。本文提出了一种克服这些干扰的独立于载荷的原理。最后，搭建并测试了双频多负载无线充电实验平台。实验结果与理论分析的一致性表明了设计方法的有效性。

近年来，随着探测和隐身技术的迅速发展，利用亚表面降低雷达散射截面受到了广泛关注。本文设计了一个2位编码亚曲面来实现宽带雷达散射截面（RCS）缩减。设计的亚曲面由四个单元“00”、“01”、“10”、“11”组成。然后，利用遗传算法（GA）和天线阵列理论优化亚表面元素的排列，以获得最佳散射特性。测量结果与模拟结果吻合。在4.4-16.3GHz的宽带范围内，模拟和实验的RCSr曲线几乎同时达到-10dB以下。与金属板相比，这种2位数字亚表面的光束操纵能力明显增强。

本文提出了一种适用于恶劣环境的非传统温度传感器，该传感器通过在衬底集成波导（SIW）结构中嵌入互补分裂谐振环（CSRR）结构来实时测量高温高压等恶劣环境下的温度参数。经实验验证，传感器的温度灵敏度高达401.2 kHz/°C，850°C时的品质因数仍高达2728.6，有效解决了无线传感器在高温下特征信号减弱甚至湮灭的问题。该传感器具有体积小、结构强度高、耐高温腐蚀等优点。

本文旨在建立基于光纤光栅的表面温度测量的数学误差模型，以提高其测量精度。首先，建立了一种改进的光纤光栅温度传感模型。随后，建立了基于光纤光栅的表面温度测量误差的数学模型。实验是使用可控的表面热源进行的。实验结果表明，从数学模型、有限元模型和实验测试中获得的误差具有良好的一致性。最后，提出了腐蚀处理和导热硅封装方法，将裸光纤光栅的表面温度测量精度从约4°C提高到约1°C。

提出了一种适用于直流电网的级联混合斐波纳契DC-DC变换器，该变换器具有交错时钟。混合斐波纳契级串联，采用交错时钟。提出了一种改进型变换器，用两个电感代替典型X3斐波那契变换器的两个开关。通过这种改进，转换器在占空比为D类= 0.84. 转换器由两个开关、三个二极管和三个电容器组成，共10个元件。这种元件的数量少于过去领先的高升压DC-DC变换器。使用PSIM模拟器验证了工作原理。实验室原型DC-DC转换器在D类= 0.85.

在本文中，我们提出了一种在0.18-µm CMOS工艺中使用无电阻低通滤波器的0.98-ppm/°C、高电源抑制（PSR）、低噪声和曲率补偿带隙基准源。该电路的一个显著特点是低温系数（TC）测量值小于1-ppm/°C，通过实施高阶曲率补偿实现。另一个显著的改进是引入了无电阻低通滤波器，有效地提高了中高频的PSR和噪声性能。实验结果表明，该电路在不同转角处均能实现1.21V@4V的平均输出参考电压和0.98-ppm/°C@-35°C-135°C的平均低TC。此外，交流仿真结果表明，该电路在全频率范围内具有较高的PSR，能够实现-143.7的PSR分贝@10赫兹, -90.1 100KHz时的分贝在100MHz时为-134.0dB。电路的输出噪声测量值为7.73nV/sqrtHz@10Hz、30.60pV/sqrtHz@10KHz和11.75pV/sq rtHz@1MHz。

物理不可克隆函数（PUF）是一种易受机器学习攻击的硬件安全原语。本文提出了一种基于仲裁者PUF（APUF）的结构调整方法，以严格雪崩准则（SAC）为指导，通过引导多个仲裁者在中间位置模糊化电路来改善SAC性能；通过优化方法对SAC属性进行定量分析，得到了仲裁器的最佳位置，提高了资源的利用率。FPGA实验结果表明，该方法显著提高了PUF对逻辑回归、进化策略和深度神经网络等机器学习攻击的抵抗能力，与其他具有相同抵抗能力的基于APUF的同类方案相比，所需的硬件资源开销更低。

本文介绍了一种用于Q波段应用的采用集成无源器件（IPD）技术的全单片微波集成电路（MMIC）衬底集成波导（SIW）滤波器。由于芯片处理的复杂工艺规则，在芯片级实现SIW带通滤波器（BPF）具有挑战性。一种可能的解决方案是使用多个TE101模式SIW谐振器通过磁耦合构建BPF。然而，这种布局方法很容易导致更大的芯片纵横比，这不利于芯片的可靠性。为此，提出的SIW滤波器采用四个SIW谐振器，通过平面堆叠形成高选择性BPF。测量结果表明，该SIW滤波器的最小插入损耗为3.07dB，分数带宽（FBW）为4.4%，紧凑尺寸为0.199λ₀²包括pad，与之前报道的SIW芯片BPF相比，它是最好的。

提出了一种用于2G/3G/4G/IMT应用的低姿态宽带非均匀亚表面双极天线。该天线保持了宽频带和稳定增益，但轮廓度仅为0.17λ₀2.0 GHz，这有助于在散热器上方设计亚表面。设置亚表面的非均匀圆形元素以减少每个元素之间的耦合，从而实现稳定的辐射图案和低交叉极化水平。测试结果表明，|S的阻抗带宽范围从1.4 GHz到2.79 GHz（66.3%）₁₁|<-10dB，高隔离度大于27dB。测量的稳定增益为9±1 dBi。在整个频带内，在-18 dB以下的低交叉极化水平下，可以获得稳定的辐射图案。

在本研究中，结合噪声传递函数（NTF）增强方法（NSM），提出了一种新型的噪声整形（NS）逐次逼近寄存器（SAR）模数转换器（ADC）结构。通过使用额外的电容数模转换器（CDAC）和级联的有限脉冲响应-无限脉冲响应（FIR-IIR）滤波器来加强NTF的阶数。原型转换器使用8位分裂电容CDAC。NSM在40纳米工艺技术的NS SAR ADC上实现，在200 kHz的有效带宽下实现了16.6位的有效位数（ENOB），过采样率（OSR）为32，并在过程电压温度（PVT）下进行了验证。建议的ADC在1.1V电源电压下消耗1.32 mW，该电压占用0.0903 mm的有效面积²获得182.8 dB的Schrier米特图（FoM）。

本文提出了一种新的双环控制方案，以提高DC-DC升压转换器的电压跟踪性能。在传统超扭曲算法的基础上，提出了一种改进的快速超扭曲算法（FSTA），并将其引入到策略中，以提高收敛性能。在FSTA的基础上，在电流内环设计了二阶滑模控制器。外电压环控制器由非线性PI控制器和快速超扭滑模观测器组成，该观测器产生参考电流值。不确定项由快速超扭曲滑模观测器估计并补偿到外电压环。仿真结果验证了该控制策略的有效性和优越性。

本文提出了一种基于AOT控制模式的宽输入电压范围DC-DC降压变换器，可用于物联网和汽车芯片等低功耗应用。它包括一个动态修改偏置电压的零电流检测电路，当降压电路在DCM模式下工作时，可以检测电感电流。通过及时关闭功率晶体管，可以减少降压电路的控制损耗以提高效率。该buck变换器采用0.18μm标准CMOS工艺设计。当使用12V标准输入电压产生5V输出电压时，当负载电流在1mA-100mA的轻负载范围内，低功率晶体管关闭时，最小电感电流可以达到约100uA，在93.7%的轻负载下可以达到最大效率。

本文提出了一种基于VCO的二阶前馈CT-ADC结构，用于脑电前馈记录。这种结构允许第一级积分器仅处理量化噪声，从而增强其线性度。在输入端和DAC反馈端之间增加了死区开关和增益级，有效地降低了斩波引起的纹波效应和前馈引入的噪声。为了验证所提出的架构，使用65 nm CMOS工艺制作了一个ADC，在10 kHz带宽内，SNDR为84.5 dB，DR为94.6 dB，最小芯片面积为0.026 mm²。ADC从1 V电源消耗7.22µW的功率，实现了基于VCO的ADC 175.9 dB的SNDR性能值（FoM）。

提出了一种基于传递函数的IGBT模块焊接层空洞损伤监测方法。首先，分析了IGBT模块各层结构的热阻和Cauer模型。其次，分析了利用传递函数获取Cauer模型参数的过程。最后，通过实验测量了IGBT模块在不同焊料层空隙率下的热阻，得出了热阻差与空隙率之间的关系。此外，将该方法与IEC标准的监测方法进行了比较，验证了该方法的准确性和可行性。

本文提出了一种新的硬件效率高的耳蜗模型，该模型设计为多组分基底膜（BM），其动力学由耦合遍历时序逻辑（SL）描述。以下对所提出模型的比较在开发一种小型低功耗耳蜗植入物方面产生了有益的结果，该植入物再现了人类耳蜗的非线性听觉特性：1）与传统的设计为单室BM的比较，其动力学由耦合遍历SL描述，这表明：该模型中双音反应的非线性听觉特性更接近于生物示例；2） 与传统的多组件BM（其动力学由常微分方程描述）相比，该模型在可编程门阵列及其操作上实现所需的电路元件更少，功耗更低。

尖峰神经网络（SNN）加速器因其在神经形态处理中的潜力而得到认可，但尚未充分实现高能效，尤其是在广泛的传统非事件任务中，因此限制了其更广泛的适用性。作为回应，我们引入了一种高效、经济的方法，称为动态预测提前停止。该方法通过预测和停止推理过程中近70%的非必要计算来提高能量效率，同时确保近无损性能。基于FPGA的加速器原型显示出35%的能效净提高（达到208.74 GOPS/W，领先于同类产品）。同时，该方法仅包含最小值(<0.41%）硬件扩展。该方法具有进一步改进和探索的潜力，可被SNN加速器广泛采用，从而产生重大影响。

这封信报道了使用亚太赫兹单载波（SC）传输方案进行高数据速率传输的实验结果。6G的一个要求是实现超过100 Gbps的数据速率。根据香农的信道容量，数据速率与传输信号带宽成正比。因此，实现目标数据速率的一种方法是采用超宽带数千兆赫兹以上的亚太赫兹传输。为了验证使用超宽带进行高数据速率传输的可行性，在室外线路环境中配置并测试了载频为141.5 GHz的SC传输系统。所配置的系统使用正交偏振-视频多路复用传输两个不同的宽带信号。实验结果表明，在100米长的传输距离下，对于60 Gbps的数据速率，可以使用波特率为10 GHz的单垂直或水平极化传输。此外，通过多路复用两个正交极化传输，可以实现117 Gbps的总数据速率。

P模式是将DSC编码器的编码速率限制为1像素/时钟的瓶颈。为了提高编码效率，我们改进了DSC的MMAP算法，然后基于该算法提出了一种并行P模式电路设计，可以并行处理3个像素。算法测试结果表明，PSNR略有下降1.15%。综合结果表明，该电路的效率是我们设计的串行P模式电路的2.92倍，面积和功耗分别增加了32.29%和41.80%，在0.38倍频率下约为DSC编码器芯片效率的1.14倍。

本文设计并制造了一种基于三维异质集成（3DHI）工艺的紧凑型2-18GHz超宽带变频收发模块。介绍了一种超宽带阻抗匹配方法来解决三维互连中的结构不连续性。利用硅通孔（TSV）屏蔽和腔体设计来减少本振（LO）泄漏的影响。紧凑型模块由堆叠的四层硅中间层和两层嵌入式芯片组成，采用3DHI工艺进行晶圆对晶圆（W2W）键合，尺寸仅为10.1mm×10.1mm×1.0mm。测量结果表明，2GHz时饱和输出功率达到19dBm，18GHz时达到16.9dBm；图像频率抑制超过70dBc。

本文提出了一种10位40MS/s连续逼近寄存器模数转换器（SAR ADC）。为了提高ADC的性能，提出了一种高线性CMOS互补自举采样开关（B-CMOS-SW）和一种低偏置、低噪声双尾动态比较器（LOLN-DT）。该ADC采用40-nm 1P6M CMOS工艺制造，带有所提出的比较器和自举开关。仿真结果表明，该比较器在1σ处获得了3.4 mV的低偏置电压，与传统的双尾动态比较器相比，降低了一半，在1∑处的输入参考噪声为0.3 mV。此外，所提出的自举开关将采样非线性提高到6 dB以上。在1.2V电源和40 MS/s时，ADC达到57 dB的SINAD，SFDR达到70 dB以上，功耗为0.2 mW，从而实现9.76 fJ/转换步长的数字量（FOM）。

逻辑锁定是一种集成电路硬件保护技术，旨在打击反向工程、IP盗版和硬件木马。循环加密是其中一种技术，旨在在电路中创建反馈回路以抵抗SAT攻击，但很快就被破坏了。在本文中，我们介绍了一种新的循环逻辑锁定方法FCLock，它有效地使SAT/CycSAT/BeSAT解密技术过时。通过改变驱动组合逻辑电路的状态机的编码，我们在功能上保留了非组合逻辑回路。这种保护使得攻击者无法通过删除循环来解密电路。实验结果证明了该方法的有效性和安全性，以及低开销。

本文提出了一种具有动态锯齿波电压的双模buck变换器。建议的设计可以利用PSM和PWM模式处理10 mA至1000 mA的负载。此外，在从PWM到PSM的模式切换过程中存在滞后现象，以避免控制模式波动。动态锯齿电压用于解决宽输入电压范围内的线路过渡问题。该变换器采用0.25μm BCD技术实现，可以在10-55V的输入电压范围内产生5V的输出电压。仿真结果表明，该变换器在升/降负荷电流瞬态下具有适当的模式转换。90 mA时的峰值效率为92.57%。负载调节和线路调节分别为1.07μV/mA和15.2μV/V。

提出了一种电子注入增强型双模MOS控制晶闸管（IE-bi-MCT）结构，该结构通过在p⁺⁺BRT的偏滤区阻止了传导过程中空穴的提取，从而导致类似IGBT的电子注入增强（IE）效应。这有利于n CS层上积累的空穴被扫入p基区，p基区横向电阻上的电压降增加，导致晶闸管快速闭锁，从而使IE-Bi-MCT从IGBT模式转换为晶闸管模式。因此，在正向传导期间，跳跃现象被抑制，并且传导损耗显著降低。仿真结果表明，在适当的n CS层参数下，可以消除突变现象，在30A/cm下，与传统BRT相比，导通压降降低约38%²电流密度。

本文针对高密度低噪声电机的设计提出了一种多目标优化策略。该方法考虑了效率和计算精度，以宽频域多工况电磁振动源为目标函数。第一步是使用单位力波响应法识别电机的宽带多工况振动源。然后，结合电磁设计目标，建立高密度低噪声电机的多目标优化模型，建立电磁噪声源与结构参数之间的映射关系。该方法优化了48时隙8极IPMSM，用于电动汽车的抑制。样机的振动源振幅分别降低了80.73%和85.48%，而平均扭矩保持不变。在宽频域多工况下，电机的振动加速度被显著抑制。本文为工程应用提供了技术支持和设计参考。

本简介介绍了一种完全集成的自动阻抗匹配射频能量采集系统，该系统可自动补偿天线-整流器接口的变化。控制回路完全集成在芯片上，采用低压、低功耗设计。该设计采用0.18-μm CMOS工艺制作，有源芯片面积为0.064 mm²通过阻抗调谐优化的灵敏度可以在不同的初始失配下提高到超过-30.5dBm的0.7V输出，从而导致灵敏度的最大增加5dB。控制电路的功耗仅为2.4nW，最低供电电压为416mV。

本文介绍了一种使用IHP的130-nm SiGe BiCMOS工艺的2:1模拟多路复用器（AMUX）。该AMUX通过引入交错采样技术扩展了基于CMOS的DAC的模拟带宽，从而提高了现代光通信系统中单通道的数据速率。同时，对工艺选择进行了详细的分析，尤其侧重于材料和设备考虑，并全面讨论了BW膨胀的原理。AMUX具有大于70 GHz的带宽，在PAM-4调制下可实现200 Gb/s的数据速率。

倾斜角（SA）是位片磁记录（BPMR）系统中的关键问题之一。实际上，在读取过程中，读取头可能会与目标轨迹倾斜30度（°）。如果没有SA检测和纠正机制，BPMR系统的性能将无法承受。本文提出了一种基于多层感知器（MLP）的BPMR系统SA缓解策略，以估计和校正SA。具体来说，基于MLP的SA估计器直接从回读信号中提取SA量，然后将其用于基于MLP检测器，以生成估计的记录比特。仿真结果表明，与传统方法相比，该方法能够更精确地估计回读信号中嵌入的SA，而传统方法仅使用查找表从目标系数中检测SA。特别是，对于面积密度（AD）为每平方英寸3兆比特、SA=15°和30°的系统，建议的系统比没有SA缓解方法的系统性能更好。

本文提出了一种二阶级联积分器前馈（CIFF）噪声整形（NS）逐次逼近寄存器（SAR）模数转换器（ADC），该转换器重用了动态放大器。所提出的NS结构使用了一个可选的浮动逆变放大器（FIA）和一种采样前积分技术，以较小的额外电容实现尖锐的噪声传递函数（NTF）。在180 nm CMOS技术中实现，所提出的NS-SAR ADC在1.6 MHz的采样频率和16的过采样率（OSR）下实现了88.6 dB的信噪比和失真比（SNDR），同时仅消耗250µW。它产生了171.6 dB的基于SNDR的Schreier矩阵图（FoM），证明了所提出的ADC在高分辨率和低功耗方面都具有可观的性能。

提出了一种基于应用的FPGA互连测试方案。目标是减少测试配置的数量，同时保持高故障覆盖率。减少是通过使用SMT约束来实现的，该约束允许多个网络作为一个组使用一个输入向量，从而减少测试配置的数量。基于完整的故障模型，解释了一种生成SAT公式的新方法，尤其是主要的桥接故障，以保持覆盖率。FPGA上的实验表明，与现有方法相比，该方法在1000～100000 LUT的电路上平均减少44%的配置，并且具有完全的故障覆盖率。

本文提出了一种低静态电流的低压差稳压器（LDO），它有助于延长电池供电电子器件的待机时间。通过在误差放大器（EA）中使用可切换偏置技术，偏置电流被切换到更高的水平以加速重负载下的瞬态响应，而低偏置电流被施加到EA以在轻负载下保持低静态电流。高速电流比较器和滞后控制相结合，确保偏置电流的快速稳定切换操作。此外，通过回收EA中的可切换偏置，提出了一种浪涌电流抑制电路。在启动过程中，EA的偏置电流可以保持在较低水平，并且可以在通过栅极电压下获得较低的转换速率。所提出的LDO采用0.18μm CMOS工艺制作，空载条件下实验总静态电流为300nA。最大负载电流为300mA。测量结果表明，负载电流阶跃为0-50mA时，LDO可以在8μs内稳定下来。在启动过程中，可以有效地限制测量的浪涌电流。

由于砷化镓异质结双极晶体管（HBT）的低噪声和高线性特性，低噪声放大器（LNA）广泛应用于航空航天、通信、计算机等领域。提取器件模型参数对于后续研究此类器件的电磁兼容特性具有重要意义。本文基于小信号模型，结合放大器在不同外电压条件下的I-V特性，提取放大器的模型参数。采用拟合分析方法提取线性模型参数，得到正常工作条件下砷化镓放大器的Pspice电路模型。仿真结果与实测结果吻合良好。与传统建模方法相比，该方法有效地解决了芯片封装导致无法测量参数的问题。该方法对提取电路模型参数和深入研究该器件的电路电磁兼容特性具有重要意义。

本文提出了一种高精度、低功耗的带隙基准（BGR）电路，适用于宽电源、宽温度范围的DC-DC变换器。设计了一种热补偿方法以提高输出精度。提出了一种热关机检测（TSD）电路以防止过热。它还采用了双通道预调节器，降低了电流消耗和面积，同时提高了PSRR。测量结果表明，温度系数（TC）在-40°C至155°C范围内为5.69 ppm/°C。在3.5至40 V的电源范围内，典型的电流消耗为0.84μA。1kHz时的PSRR为-86dB。

本文介绍了一种用于双极性应用的宽带交叉偶极子天线。该天线由一个印刷交叉偶极子辐射器组成，该辐射器装有周期性槽、四根金属柱、四个金属侧壁和一个金属反射器。交叉偶极天线由简单的同轴电缆直接馈电，实现了稳定的双极化辐射特性。本文采用两种方法来调整大自由度天线的高、低谐振频率。首先，在传统的交叉偶极子天线中引入四个金属杆，它们与馈电点的距离可以独立调节较低的谐振模式。其次，在交叉偶极子臂上刻蚀周期性槽，通过改变这些槽的长度可以独立控制较高的谐振频率。此外，本文使用地面上的金属侧壁来获得增强的增益特性。为了验证所提设计的可行性，制作并测量了一个原型。测量结果表明，VSWR≤2（1.32-2.57 GHz）时，相对带宽为64.3%，具有良好的性能。此外，该天线具有良好的单向辐射性能，在2.3GHz时可获得9.1 dBi的最大增益。

为了解决传统模型参考自适应系统（MRAS）速度估计自适应机制存在的跟踪精度差、响应慢等问题，设计了一种新型的双滑模自适应观测器来估计永磁同步电机（PMSM）的转速和转子位置。首先，采用一种新的二变量复数趋近律取代传统的速度环一阶滑模控制，并引入抗饱和方案以提高系统的抗干扰能力。其次，用一种新的超扭曲加权积分型算法自适应观测器（STWITA-AO）取代传统MRAS中的PI自适应机制，有效地加快了估计速度的收敛速度，降低了滑模结构的固有抖振。最后，对相关仿真进行了比较和验证。仿真结果表明，基于新型双滑模MRAS控制的估计策略可以使速度估计更快地收敛到实际值，提高观测器的动态性能和鲁棒性。

提出了一种新型电动汽车用稀土变磁通永磁同步电动机。分析了其结构和磁场调节特性，通过有限元仿真研究了磁场密度、空载反电磁力和输出转矩随转速的变化。通过实验装置验证了新型永磁同步电机的弱磁场扩展速度性能。稀土永磁同步电机具有可调节的电磁场和运行速度，增加了车辆的高速运行范围。

本文提出了一种具有低剖面特性的宽带双线极化天线。双极化天线由金属反射器上的两个交叉天线元件组成，由射频连接器垂直激励。这里，交叉天线元件基于Vivaldi散热器以获得宽带性能。通过在Vivaldi辐射器贴片上加载电阻，不仅可以进一步改善天线的阻抗匹配，而且可以大大降低天线的剖面。无论如何，负载电阻也会在一定程度上降低天线元件的辐射效率，尤其是在较低频带。为此，本文引入了刻蚀在Vivaldi散热器上的三个周期性槽来提高增益性能。为了验证所提设计的可行性，制作并测量了一个原型。结果表明，VSWR≤2（2-15GHz）时，相对带宽为153%，低剖面为0.22λ，具有良好的性能_L（左）（就频带的最低频率而言）。此外，该原型可以在通带内实现约5dBi的平均增益和80%的最大辐射效率。

近年来，电平增加最近电平调制（NLM）因其实现简单、开关频率低而被广泛应用于模块化多电平变换器（MMC）中。但也存在输出电压畸变性能差、谐波环流等缺点。提出了一种基于水平增量NLM的谐波环流抑制方法。首先分析了水平增加的NLM对CC的影响。然后，提出了一种用于谐波CC抑制的五电压级补偿方法。仿真和实验验证了该方法的有效性。

采用0.8-μm磷化铟（InP）工艺，设计并制作了一种用于模拟前端（AFE）高速采样的宽带跟踪保持放大器（THA），其截止频率为165GHz(（f）_T型). 使用增强型退化达林顿实现宽带操作（f）_T型-倍频器缓冲器，首次用于开关发射器跟随器（SEF）采样架构。与传统相比（f）_T型-双重结构，增强型共源共栅Darlington（f）_T型-倍增器结构减少了“V（V）_总工程师放大晶体管之间的失配。此外，它还可以更容易地获得更高的增益，并提供更高的V（V）_总工程师用于放大晶体管，代表更高（f）_T型,_峰性能。受益于拟议的达林顿（f）_T型-倍增器缓冲，输入级的驱动能力也得到了提高。此外，引入电容/电阻退化以提供更高的带宽，从而产生零以抵消THA的主极。此外，为了减少采样信号的损耗和电路带宽的下降，共源共栅级发射端采用了传输线。通过这些方法，带宽显著提高。测量结果表明，THA的带宽从直流到29.8GHz，表现出0.181-（f）_T型带宽利用率。在25-GSa/s采样率下，测试的总谐波失真（THD）小于-35 dBc，最大无杂散动态范围（SFDR）为52.3 dB。THA的功耗仅为672 mW，与其他先进的THA相比具有竞争力。

这封信研究了底填充对5G毫米波（mm-wave）应用的宽带翻转芯片封装的影响。为了精确的互连设计，提出了一种新的混合等效电路模型。针对具有高密度I/O的相控阵系统，实现了一种紧凑的防焊结构，并与高阻抗传输线和低成本90μm焊球共同设计，补偿了fluip-chip电容寄生，实现了紧凑的低损耗互连。为了评估底部填充对互连寄生的影响，进行了理论分析和仿真。为了进行演示，通过使用具有扇出过程的玻璃基板，设计、制造和测量了背对背的翻盖封装结构。测量结果表明，在有和没有底部填充的情况下，从DC到90GHz，互连回波损耗分别优于20和10dB，在60GHz时插入损耗分别为0.2和0.45dB。

为了提高基于永磁直线同步电机（PMLSM）的伺服系统的动态响应性能和鲁棒性，提出了一种基于粒子群优化神经网络的自适应比例积分微分（PID）控制器。首先，根据永磁直线同步电机的机械动力学方程，建立了永磁直线电机的数学模型。其次，设计了自适应PID速度控制器，实现了永磁直线同步电机的实时控制。为了提高控制器的动态性能和稳定性，采用粒子群优化神经网络对参数进行动态调整。最后，在MATLAB/Simulink仿真平台上验证了所提控制器的有效性。与传统PID控制器相比，自适应PID控制器可以更有效地改善系统的动态性能。