通信SOC的模拟电路设计

全文可用。

芯片上系统（SOC）是指集成计算机或其他电子系统的所有组件集成到单个集成电路中。它可能包含数字、模拟、混合信号和通常的射频功能，用于通信——一切都在一个芯片上。SOC被认为更具成本效益，因为它提高了制造和减少包装工作量。目前，SOC开发的瓶颈是其之间的接口子功能块，因为SOC系统包含各种不同的功能块，如DSP，存储器、微处理器、无线通信电路、有线通信电路、系统定时发电机、数据转换器、电压调节器。由于集成了不同的制造技术电路对于同一芯片上的不同功能块，模拟量和数字电路、低频逻辑电路和高频通信电路可能是一项艰巨的挑战特别是它的模拟电路设计，因为用于通信的模拟电路对噪声更敏感干扰、温度和工艺变化。通信SOC的模拟电路设计技术，因此，在保持电路简单性的同时实现更大的设计容差是非常需要的。

混频器是一种电路，其中两个信号被“混合”以产生所需的差或和频率，用于无线通信系统将输入信号向下/向上转换为远低于/高于输入射频信号的载波频率。为了丰富背景知识第一节和第二节将首先介绍混合器的全面原理。一般设计考虑然后进行描述。混频器电路的几种配置将在第4节中介绍。总结第章，将对适用于IEEE 802.11a无线局域网的5.26 GHz CMOS上变频混频器进行案例研究在最后一节中描述

随着亚微米MOS技术的进步，最近在无线收发器设计方面的努力与传统方法相比，我们专注于实现更高水平的集成。因此，CMOS可能被证明是实现全面集成目标的可行技术。本章将研究CMOS技术中无线功率放大器的设计与实现，我们主要研究了AB类“线性”功率放大器和E类“非线性”功率放大器用于不同的应用调制方案。实施的实际考虑将在案例研究中介绍涉及在0.18-µm CMOS工艺中制造的实验原型测试芯片的实现。

锁相环（PLL）广泛用于有线/无线通信系统、磁盘驱动器处理频率合成、时钟倍增的电子学、高速数字电路和仪器和同步问题。虽然第一个锁相环是在1932年由法国工程师Bellesize实现的只有在1965年单片集成电路实现时，才能看到更广泛的工业应用。这个时钟倍增的特性使得锁相环在现代无线通信系统中不可替代。然而，锁相环设计的主要考虑因素是由于额外的极点导致的稳定性问题通过振荡器。因此，锁相环在现代集成电路设计中对时钟同步的作用是逐步的近年来被延迟锁定循环（DLL）取代。由于它们的配置不同，DLL是由于其无条件稳定性和比锁相环更短的锁定时间而备受青睐。此外，DLL提供更好的抖动性能优于锁相环，因为电压控制延迟线（VCDL）中的噪声不会累积随着时间的推移。PLL的另一个重要作用是有线时钟/数据恢复（CDR）电路通信系统。CDR电路首先基于带有附加设备的简单PLL实现现在发展成为锁相技术的一个单独类别。

快速信息交换的需求已成为通信革命的动力。近年来，互联网上数据传输的增加导致了对高速串行数据的需求通信网络。大量的设计工作都集中在低成本、低功耗的集成发射机和接收机。几种光纤通信标准已应用于高速和远距离通信通信。借助于波分复用技术通信系统，如SDH/SONET和基于10G的以太网，允许交换信息在光学域中同时具有不同的比特率。另一方面个人计算机（PC）中的多媒体环境为PC带来了许多商机外围设备。PC已经改变了其身份，成为最受欢迎的多媒体平台。许多商业产品通过通用串行总线（USB）或IEEE 1394提供了一种友好的文件传输方式FireWire接口。在本章中，首先介绍有线通信的基础知识。这个将研究基于DLL的发射机时钟生成技术的细节。设计问题还将探讨接收机的时钟/数据恢复技术。

本章概述了基本性能指标和数据的动态特性转换器。奈奎斯特速率数据转换器，适用于现代通信的应用介绍了。奈奎斯特速率DAC，如电阻串DAC、二值加权电阻DAC、电荷说明了再分配DAC和电流控制DAC。Nyquist-rate ADC，如闪存ADC，介绍了折叠ADC、两步ADC和流水线ADC。

本章介绍过采样数据转换器的原理和组成。首先阐述了过采样数据转换的概念和降噪方法。然后是各种拓扑提出了阶增量sigma调制器。最后，信号处理过程，包括抽取和对插值滤波器进行了表征。

本章全面介绍了开关模式数字脉冲宽度调制（DPWM）功率调节器。显示的切换模式调节方法激发了一些新的构建功能块，如错误处理单元（EPU）、多路访问基于查表的PID补偿器和多相数字PWM。与传统相比采用模数转换器的架构，新的开关模式配置可以减少系统复杂性。实施的实际考虑将在相关案例研究中介绍配有全查表数字PWM控制器，用于高频功率调节。

全文可用。