VeriSketch:综合具有时间敏感信息流属性的安全硬件设计

阿玛蒂·阿尔德斯希里坎,高岛吉崎,四川高,瑞恩·卡斯特纳.VeriSketch:综合具有时间敏感信息流特性的安全硬件设计.洛伦佐·卡瓦拉罗,约翰内斯·金德,王晓峰0001,乔纳森·卡茨,编辑,2019年ACM SIGSAC计算机和通信安全会议记录,CCS 2019,英国伦敦,2019年11月11日至15日.1623-1638、ACM、,2019 [doi]

摘要

缺少摘要。