|
|
对于全文PDF，如果您是IEICE的成员，请登录，
或者，如果您不是IEICE的会员，请转到菜单列表上的按次付费。 |
用于自动时序约束推导的定时电路故障轨迹分析
北井俊彦
YONEDA通弘
克里斯·梅尔斯
出版物
信息和系统的IEICE交易 第卷。电子88-D 不。11
第页。2555-2564
出版日期：2005/11/01
在线ISSN：
内政部：10.1093/ietisy/e88-d.11.2555
打印ISSN：0916-8532
手稿类型：纸张
类别：可靠计算
关键词：
迹理论验证, 失效分析, 定时电路, 时间约束,
全文：PDF格式（815.5KB）>>
总结：
这项工作提出了一种自动获取给定定时电路正确运行的定时约束的技术。首先将电路的一组指定延迟参数设置为足够大的界限，然后重复验证运行，然后进行故障分析。每次验证运行都会在给定的延迟范围内执行定时状态空间枚举，如果存在则生成故障跟踪。对故障轨迹进行了分析，得到了防止故障发生的足够时间约束。然后，通过使用ILP（整数线性规划）解算器，根据时序约束收紧延迟边界。当发现未检测到故障的某些延迟界限或无法获得防止故障的新延迟界限时，此进程终止。实验结果表明，该方法可以有效地处理异步基准电路和非平凡的GasP电路。
|
|
|
|
