研究论文

SHORE:RISC-V内存安全加速的硬件/软件方法

作者:

徐康陶氏化学,

威廉英里、和

斯里兰卡帕拉梅斯瓦兰作者信息和声明

2021年第58届ACM/IEEE设计自动化会议（DAC）

2021年12月

页289-294

https://doi.org/10.109/DAC18074.2021.9586293

出版:2021年12月5日出版历史

摘要

内存损坏漏洞可能导致软件攻击。基于指针的内存安全保护已被证明是一种很有前途的解决方案，它涵盖了边界外错误和无使用后错误。纯软件方法有很大的性能开销。现有的硬件/软件实现在很大程度上仅限于专有的闭源微处理器、仅模拟研究或需要更改输入源代码。在本文中，我们提出了一种新的硬件/软件协同设计方法，该方法由一个基于RISC-V的处理器组成，该处理器扩展了新的指令和微体系结构增强功能，实现了更快的内存安全检查。编译器被检测以提供安全操作，同时考虑到处理器的更改。整个系统是通过增强RISC-V火箭芯片系统芯片（SoC）来实现的。最终的处理器SoC在FPGA上实现，并使用SPEC 2006（用于通用应用）、MiBench（用于嵌入式应用）和Olden基准套件的应用程序进行性能评估。实验表明，该方法可以达到3。79倍加速（平均2。6X）与SPEC2006的传统基于软件的方法相比，开销为6.33&#x0025；就面积而言。这种加速比最先进的方法要好。我们使用NIST Juliet测试套件的安全覆盖率比仅使用软件的方法显示出更好的覆盖率。

工具书类

[1]

J.Pincus和B.Baker，“超越堆栈粉碎：利用缓冲区溢出的最新进展，”IEEE标准普尔2004年，第2卷，第4期，第20-27页。

数字图书馆

[2]

米特里”Cwe前25个最危险的软件错误,” 2020.

[3]

G.C.Necula、McPeak等人，“已修复：传统代码的类型安全改造”，inACM SIGPLAN通知第37卷，第128–139页，ACM，2002年。

数字图书馆

[4]

J.Devietti等人，《精装：c编程语言空间安全的架构支持》，inACM SIGARCH计算机架构新闻，第36卷，第103–114页，美国机械工程师协会，2008年。

数字图书馆

[5]

S.Nagarakatte，Zhao等人，“软绑定：c的高度兼容和完整空间内存安全”ACM Sigplan通知，第44卷，第6期，第245-258页，2009年。

数字图书馆

[6]

S.Nagarakatte，Zhao等人，“Cets:编译器强制c的时间安全”，inACM Sigplan通知第45卷，第31-40页，ACM，2010年。

数字图书馆

[7]

K.Serebryany，D.Bruening等人，《地址消毒剂：快速地址健全性检查程序》，in程序。2012年USENIX年度技术会议第28页，USENIX协会，2012年。

[8]

Oleksenko等人，“英特尔mpx解释道：英特尔mpx系统堆栈的跨层分析，”POMACS公司，第2卷，第2期，第28页，2018年。

[9]

S.Nagarakatte等人，《Watchdoglite:硬件加速的基于编译器的指针检查》，in程序。CGO公司, 2014.

[10]

S.Das、Unnithan等人，《Shakti-ms:a risc-v processor for memory safety in c》，in程序。LCTES公司第19-32页，ACM，2019年。

[11]

C.Lattner和V.Adve，“LLVM:终身程序分析转换的编译框架”，in程序。CGO公司, 2004.

[12]

T.Boland和P.E.Black，“朱丽叶1。1 c/c++和java测试套件，”电脑类2012年，第45卷，第10期，第88–90页。

数字图书馆

[13]

C.Kil，Jun等人，“地址空间布局排列（aslp）：走向商品软件的细粒度随机化”，in2006年ACSAC，第339–348页，美国电气与电子工程师协会，2006年。

[14]

T.Zhang、D.Lee和C.Jung，“Bogo:购买空间内存安全，获得免费的时间内存安全”，in阿斯普洛斯’19第631-644页，2019年。

[15]

伍德拉夫等人，《奇瑞能力模型：风险时代的风险重温》2014年ACM/IEEE第41届计算机体系结构国际研讨会（ISCA）第457-468页，IEEE，2014年。

[16]

R.Ramakesavan、D.Zimmerman和P.Singaravelu，“英特尔内存保护扩展（英特尔mpx）启用指南”，2015年。

[17]

Waterman等人，”RISC-V代理内核和引导加载程序,” 2018.

[18]

K.Asanovic等人，“火箭芯片发生器”EECS、UCB、技术代表UCB/EECS-2016-17, 2016.

[19]

J.L.Henning，“SPEC CPU2006基准描述”SIGARCH计算。阿基特。新闻2006年9月，第34卷，第1-17页。

数字图书馆

[20]

M.R.Guthaus、J.S.Ringenberg、D.Ernst、T.M.Austin、T.Mudge和R.B.Brown，“Mibench:一个免费的、具有商业代表性的嵌入式基准套件”，摘自程序。WWC-4（WWC-4）第3-14页，IEEE，2001年。

[21]

卡莱尔等人。，Olden：在分布式内存机器上用动态数据结构并行化程序博士论文，普林斯顿大学，1996年。

数字图书馆

索引术语

SHORE:RISC-V内存安全加速的硬件/软件方法

索引项已通过自动分类分配给内容。

建议

模糊RISC处理器的软硬件协同设计
日期'98：欧洲设计、自动化和测试会议记录

在本文中，我们展示了如何将硬件/软件协同评估应用于指令集定义。作为一个案例研究，我们给出了模糊处理指令集扩展的定义和评估。这些说明基于使用。。。
阅读更多信息
数学函数加速的硬件/软件协同设计
CASCON’18：第28届计算机科学和软件工程国际年会会议记录

许多重要的工作负载都依赖于诸如平方根和对数等基本函数的有效计算。由于条件执行，这些函数的精确计算非常耗时，而且编译器很难调度。这些。。。
阅读更多信息
微码RISC

提出并提出了一种新的、微编码的RISC型系统。微码存储在CPU中的256 x 64 PROM Nano内存中。每条指令的8位操作码是Nanomemory的直接地址。每个Nanomemory 64位字（水平。。。
阅读更多信息

评论

信息和贡献者

问询处

发布于

封面图片指南会议记录

2021年第58届ACM/IEEE设计自动化会议（DAC）

2021年12月

1380页

版权所有©2021。

出版商

IEEE出版社

出版历史

出版：2021年12月5日

限定符

研究文章

贡献者

其他指标

查看文章指标

文献计量学和引文

文献计量学

文章指标

0
引文总数
0
总下载次数

下载次数（过去12个月）0
下载次数（最近6周）0

其他指标

查看作者指标

引文

视图选项

查看选项

获取访问权限

登录选项

检查您是否可以通过登录凭据或您的机构访问本文。

完全访问权限

获取此出版物

媒体

数字

其他

桌子