. . . . . “Yuanwu Lei等人：FPGA特定自定义任意精度浮点运算VLIW架构（2011）”。 . . _：ID_4990ce6ff3c5514e2186fa1849f8870d。_：ID_4990ce6ff3c5514e2186fa1849f8870d ._：ID_4990ce6ff3c5514e2186fa1849f8870d ._：ID_4990ce6ff3c5514e2186fa1849f8870d“期刊/iicet/LeiDZ11”。 _：ID_4a2ed6b9553601917792d44d1b7d4a24。_：ID_4a2ed6b9553601917792d44d1b7d4a24 ._：ID_4a2ed6b9553601917792d44d1b7d4a24 ._：ID_4a2ed6b9553601917792d44d1b7d4a24“10.1587/传输信息E94.D.2173”。 “FPGA特定于任意精度浮点运算的自定义VLIW体系结构”。 . . . . "3"^^. _：Sig_a72989329d9be10a7fb4daf3c9_1。_：Sig_a72989329d9be10a7fb4daf3c9_1 ._：Sig_a72989329d9be10a7fb4daf3c9_1“原物雷”。_：信号_a72989329d9be10a7f1fb4daf3cf16c9_1 ._：Sig_a72989329d9be10a7fb4daf3c9_1"1"^^._：Sig_a72989329d9be10a7fb4daf3c9_1 . _：Sig_a72989329d9be10 a4 fb4 daf6 c9 _2。_：Sig_a72989329d9be10a4fb4daf3c9_2 ._：Sig_a72989329d9be10a4fb4daf3c9_2“勇斗”。_：Sig_a72989329d9be10a4fb4daf3c9_2 ._：Sig_a72989329d9be10a4fb4daf3c9_2"2"^^._：Sig_a72989329d9be10a4fb4daf3c9_2 . _：Sig_a72989329d9be10a6fb4daf3c9_3。_：Sig_a72989329d9be10a4fb4daf3c9_3 ._：Sig_a72989329d9be10a4fb4daf3c9_3“解周0007”。_：Sig_a72989329d9be10a4fb4daf3c9_3 ._：Sig_a72989329d9be10a7f1fb4daf3cf16c9_3"3"^^._：Sig_a72989329d9be10a4fb4daf3c9_3 . . . . . "2173-2183" . “IEICE交易信息系统”。 “IEICE传输信息系统”。 “94-D”。 "11" . "2011"^^. “dblp记录'journals/ieicet/LeiDZ11'的RDF数据的来源信息”。 . . . “2020-04-11T15:27:13+0200”。