@前缀xsd:.@前缀rdf：.@前缀rdfs：.@前缀owl:.@前缀bf：.@前缀bibo:.@前缀bibtex：.@前缀cito：.@前缀datacite：.@前缀dbo:.@前缀dc:.@前缀dct：.@前缀foaf:.@前缀升：.@前缀locid：.@前缀locrel:.@前缀架构：.@前缀wd:.@前缀wdt:.@前缀dblp:.猫头鹰：相同.猫头鹰：相同,;rdfs：标签“Liu Zhiqiang等人：FPGA实现中卷积神经网络的自动代码生成（2016）”；dblp:doi,;数据引用：hasIdentifier[datacite:usesIdentifierScheme datacite:dblp记录；升：hasLiteralValue“conf/fpt/LiuDJX16”；数据引用：ResourceIdentifier], [datacite:usesIdentifierScheme数据引用：doi；升：hasLiteralValue“10.1109/FPT.2016.7929190”；数据引用：ResourceIdentifier]；dblp:title“FPGA实现中卷积神经网络的自动代码生成”；dblp:bibtex类型bibtex：Inproceedings；dblp:作者,,,;dblp:numberOfCreator 4；dblp:hasSignature（签名）[dblp:signatureDblpName“Liu Zhiqiang”；dblp:signatureCreator;dblp：签名序号1；dblp:签名发布;a dblp:作者签名], [dblp:signatureDblpName“勇斗”；dblp:signatureCreator;dblp：签名序号2；dblp:签名发布;a dblp:作者签名], [dblp:signatureDblpName“Jingfei Jiang”；dblp:signatureCreator;dblp：签名序号3；dblp:签名发布;a dblp:作者签名], [dblp:signatureDblpName“Jinwei Xu”；dblp:signatureCreator;dblp：签名序号4；dblp:签名发布;a dblp:作者签名]；dblp:primaryDocumentPage（主文档页）;dblp:documentPage;dblp:在TocPage上列出;dblp：分页“61-68”；dblp：在“FPT”中发布；dblp：publishedInBook“FPT”；dblp:yearOfEvent“2016”^^;dblp:出版年份“2016”^^;dblp:publishedAsPartOf;a dblp:出版，dblp:诉讼。rdfs：label“dblp记录'conf/fpt/LiuDJX16'的RDF数据的起源信息”；dct：创建者;dct：是的一部分;dct：修改“2017-05-24T16:07:15+0200”；dct：许可证.