{“状态”：“确定”，“消息类型”：“工作”，“信息版本”：“1.0.0”，“邮件”：{“索引”：{-“日期-部件”：[[2022,5,10]]，“日期-时间”：“2022-05-10T17:22:05Z”，“时间戳”：1652203325342}，“参考-计数”：12，“发布者”：“IEEE”，“许可证”：[{“开始”：{“日期-部分”：[2021,12,6]]，”日期-时间“：”2021-12-06T00:00:00Z“，”timestamp“：1638748800000}，”content-version“：”vor“，“delay-in-days”：0，“URL”：“https:\/\/ieeexplore.iee.org\/Xplorehelp\/downloads\/license-information\/ieee.html”}，{“start”：{“date-parts”：[2021,12,6]]，“date-time”：“2021-12-06T00:00:00Z”，“timestamp”：1638748800000}，“content-version”：“stm-asf”，“delay-in-days“：0，”URL“https:\\/doi.org\/10.1525 23\/policy-029“}，{“开始”：{“日期部分”：[[2021,12,6]]，“date-time”：“2021-12-06T00:00:00Z”，“timestamp”：1638748800000}，“content-version”：“stm-asf”，“delay-in-days”：0，“URL”：“https:\\/doi.org\/10.15223\/policy-037”}]，“funder”：[{“doi”：“10.13039\/501100001700”，“name”：“教育、文化、体育、科学和技术部”，“doi-asserted-by”：“publisher”，“award”：[”21H04869“]}]，”内容域“用法：{“domain”：[]，“crossmark-restriction”：false}，“short-container-title”：[[]，“published-print”：{”date-parts“：[2021,12,6]]}，”DOI“：”10.1109\/icfpt52863.2021.9609944“，”type“：”proceedings-article“，”created“：{（日期）parts“：[[202,11,23]]，”date-time“：”2021-11-23T21:47:48Z“，”timestamp“：1637704068000}，ref“，”is-referenced-by-count“：0，”title“：[“FPGA加速扩散辐射传输模拟的有效RTL缓冲方案”]，“前缀”：“10.1109”，“作者”：[{“给定”：“Kazuki”，“家族”：“Furukawa”，”sequence“：”first“，”affiliation“：[]}，{“given”：“Ryohei”，”family“：”Kobayashi“，”segment“：”additional“，”factory“：[]}，”given“：”Tomoya“，“family”：“Yokono”，“sequence”：“additional”，“affiliation”：[]}，{“given”：“Norihisa”，“family”：“Fujita”，“sequence”：“additional”，“affaliation”（从属关系）：[]}“sequence”：“additional”，“affiliation”：[]}，{“given”：“Masayuki”，“family”：“Umemura”，“sequence”：“additional”，“affiliation”：[]}]，“member”：“263”，“reference”：[{“key”：“ref4”，“first-page”：“59”，“article-title”：“高低级设计之间FPGA计算性能关系和差异的检查”，“volume”：：“第81届Zenkoku Taikai Koen Ronbun-shu”}，{“key”：“ref3”，“doi-asserted-by”：“publisher”，“doi”：“10.1109\/ASAP49362.2020.0011”}、{“密钥”：“ref10”，“年份”：“2020”，“日志标题”：“Alveo U280数据中心加速器卡数据表”}，“年份”：“2020年”，“期刊标题”：“Vivado Design Suite User Guide”｝，｛“key”：“ref5”，“doi asserted by”：“publisher”，“doi”：“10.1086\/427976”｝，｛“key”：“ref12”，“首页”：“172g”，“年份”：“2016”，“期刊标题”：“Integrated Logic Analyzer v6 2”｝，｛“key”：“ref8”，“年份”：“2020”，“期刊标题”：“AXI高带宽内存控制器”｝，｛“key”：“ref7”，“文章标题”：“白皮书：Virtex UltraScale+HBM FPGA：内存性能的革命性提高”，“作者”：“wissolik”，“年份”：“2019”，“日志标题”：“Xilinx Inc技术代表WP-485”}，{“key”：“ref2”，“doi-asserted-by”：“publisher”，“doi”：“10.1093\/pasj\/psv027”}“：”参考1“，“doi-asserted-by”：“publisher”，“doi”：“10.1111\/j.1365-2966.2011.19927.x”}]，“event”：{“name”：“2021年现场可编程技术国际会议（ICFPT）”，“location”：“新西兰奥克兰”，“start”：{-“date-parts”：[[2021,12,6]]}，“end”：{--“date-parts”：[2021,12,10]]}}，”container-title“：[“2021国际现场可编程技术会议（ICPT）”]，“原标题”：[]，“链接”：[{“URL”：“http:\/\/exploresting.iee.org/ielx7\/960997\/96099698\/0960944.pdf？arnumber=96099944”，“内容类型”：“未指定”，“内容版本”：“vor”，“预期应用”：“相似性检查”}]，“存放”：{“日期部分”：[[2022,5,10]]，“date-time”：“2022-05-10T16:51:55Z”，“timestamp”：1652201515000}，“score”：1，“resource”：{“primary”：{“URL”：“https:\/\/ieeexplore.iee.org\/document\/9609944\/”}}，”subtitle“：[]，”shorttitle“：[]，”issued“：{”date-parts“：[2021,12]]}，‘references-count’：12，”URL“http://\/dx.doi.org\/10.109 \/icfpt52863.2021.9609944“，”关系“：{}，”主题“：[]，”已发布“：{“日期部分”：[[2021,12,6]}}