维威克·蒂瓦里;普拉纳夫·阿沙尔;沙拉德·马利克 逻辑综合中低功耗的技术映射。 （英语） Zbl 0875.94131号 集成。，超大规模集成电路J。 20，第3243-268号（1996年）. 概述：传统上，逻辑电路的质量评估采用三个指标：尺寸、速度和可测试性。因此，综合技术一直致力于优化其中一个或多个指标，从而在优化逻辑综合方面进行了大量研究。由于这项研究，我们今天有了非常强大的合成靶区和可测试性技术；在较小程度上，电路速度。在过去几年中，电路质量评估又增加了另一个维度——功率要求。低功耗电路正在成为一个重要的应用领域，低功耗电路的综合也越来越受到重视。本文的研究涉及低功耗合成的一个方面。它着重于使用给定库中的门，以功率作为优化指标，将技术无关的电路映射到技术特定的电路。我们认为，在技术独立的水平上难以获得准确的功率模型，因此很难在此水平上优化功率，因此我们认为，技术映射步骤提供了逻辑合成期间最直接的功率优化方法。本文介绍了电路功率建模和测量中的几个问题，以及低功率技术映射的算法。从经验上看，仅通过改变所选门的选择，就可以显著改变功耗。事实上，我们在一组大型基准电路上的实验表明，与功率映射相比，面积映射或延迟映射可以导致电路的功耗显著增加：面积映射高达32%，延迟映射高达153%。 引用于1文件 理学硕士： 94C05（二氧化碳） 分析电路理论 PDF格式BibTeX公司 XML格式引用 \textit{V.Tiwari}等人，整合。，VLSI J.20，第3期，243--268（1996；Zbl 0875.94131） 全文： 内政部