在抽象的高层对数字、模拟和软件进行建模和模拟 使用自动指导转换为定点，或为任何目标设备生成本机浮点操作 通过建模内存、总线和I/O来分析硬件和软件架构 生成优化、可读和可跟踪的VHDL ® 或Verilog ® 用于数字逻辑的实现 生成针对嵌入式处理器的处理器优化C/C++代码 验证您的算法在HDL模拟器或连接到MATLAB或Simulink测试台的FPGA或SoC设备上运行
“与传统设计流程相比，使用基于模型的设计，我们可以更早地验证算法和系统功能，更快地适应规范更改，并评估更多的设计备选方案。基于模型的开发有助于缩小算法专家和RTL工程师之间的差距。” Mamoru Kamiya，Renesas系统设计
了解如何将MATLAB和Simulink用于：
FPGA原型
FPGA、ASIC和SoC生产设计和验证
HDL代码生成入门
