Simulink Design Verifier使用形式化方法识别模型中隐藏的设计错误。它检测模型中导致整数溢出、死逻辑、数组访问冲突和被零除的块。它可以正式验证设计是否满足功能要求。对于每个设计错误或需求冲突，它都会生成一个模拟测试用例以进行调试。

Simulink Design Verifier为模型覆盖和自定义目标生成测试用例，以扩展现有的基于需求的测试用例。这些测试用例驱动您的模型来满足条件、决策、修改的条件/决策（MCDC）和自定义覆盖目标。除了覆盖率目标之外，您还可以指定自定义测试目标来自动生成基于需求的测试用例。

可通过以下方式支持行业标准IEC认证工具包（适用于ISO 26262和IEC 61508）和DO鉴定工具包（适用于DO-178和DO-254）。