硬件无线通信算法原型-MATLAB和Simulink

硬件无线通信算法原型

硬件支持包是连接MATLAB的附加组件^®和Simulink^®仿真到硬件。附加组件，如Xilinx的SoC Blockset™支持包^®设备使您能够在硬件上设计、原型和验证您的设计。使用这些支持包，您可以：

使用XilinxZynq公司^®-基于无线电作为I/O外围设备进行实时传输和接收任意波形。
发送和接收开箱即用的射频信号，并配置射频收音机设置轻松实现在真实世界中快速测试SDR设计条件。
模型内存接口、ADC和DAC接口，以及SoC设备上的FPGA和处理器。
定制和原型无线通信算法。仅针对设备的FPGA结构，或部署分区硬件-软件协同设计跨ARM的实现^®处理器和设备的FPGA结构。
运行应用程序示例以开始。

针对Zynq板上FPGA的工作流程使用HDL Coder™生成的HDL代码用于Xilinx FPGA和SoC设备的HDL编码器支持包。如果您还将ARM处理器作为硬件-软件协同设计的目标，则工作流还将使用Simulink公司编码器™，嵌入式编码器^®、和用于Xilinx的嵌入式编码器支持包Zynq平台.

有关如何将Wireless HDL Toolbox™参考应用程序部署到硬件设备的示例，请参阅：

如何安装支持包

A类支持包是一个附加组件，使您能够使用迈斯沃克^®具有特定第三方硬件和软件的产品。支持包使用基本产品的许可证。例如，Xilinx设备的SoC块集支持包需要SoC块集的许可证。

使用MATLAB安装支持包加载项菜单。您还可以使用附加组件菜单更新已安装的支持包软件或更新第三方上的固件硬件。

要安装支持包，请在MATLAB上主页选项卡，在环境部分，单击加载项>获取硬件支持包。您可以通过选择类别（例如硬件供应商）来筛选此列表或应用程序区域），或通过执行关键字搜索。

搜索加载项的列表锡林克斯，然后查找这些支持包：

Xilinx设备的SoC块集支持包
用于Xilinx FPGA和SoC设备的HDL编码器支持包
用于Xilinx的嵌入式编码器支持包Zynq平台（仅硬件-软件协同设计需要）

支持包安装完成后，必须设置主机和无线电硬件。安装程序提供了指导安装步骤。

使用设计要求SoC块集的支持包锡林克斯设备

这个Xilinx设备的SoC块集支持包提供了一个参考设计，您可以使用它来创建一个集成到无线电硬件中。使用HDL Workflow Advisor指导您完成使用参考设计生成可共享和可重用的IP核心模块。

要使用参考设计，您的FPGA目标设计必须使用流数据与指示每个样本有效性的控制信号的接口。无线HDL工具箱块提供了此接口。使用样本控制总线选择器块将有效控制信号与总线分离。

要使用支持包部署设计，您的设计必须满足以下要求前提条件。

每个数据输入或输出必须为16位。适合的HDL子系统在参考设计中不支持端口处的复杂信号。收件人处理复杂的输入和输出，在子系统边界。
为给定的参考设计对所有端口进行建模，即使端口未使用。
在Simulink中，输入和输出数据以及有效信号必须在相同的采样率。因此子系统必须相等。
以HDL子系统的最快速度为数据和有效信号计时。
对于仅针对FPGA的工作流：
- 不支持双面打印操作。使用传输或接收操作，但不是两者。
对于软硬件协同设计工作流：
- 支持双面打印操作。您可以同时使用发射机和接收机模块采用相同的设计。
- AXI4-Lite寄存器端口可以在任意时间时钟费率。
- 在单通道模式下，您可以发送或接收数据仅包含偶数个样本的帧。如果您使用奇数个样本，软件在每个帧的末尾。

实时设计遇到了更大的数据量和更大的状态集可以在Simulink中模拟的进度。确保建模并生成控制逻辑以处理重启子帧之间。考虑添加额外的子系统端口以实现这些端口的调试可见性一旦设计部署到板上，扩展状态。

调试设计

一旦将设计部署到板上，您对设计中的内部信号。为了提高可见性，可以添加临时输出在生成IP核心之前，将端口连接到子系统。有助于调试包括设计状态、多路选择信号或其他控制参数以及数据数据路径中间阶段的值。您还可以添加输入端口和多路复用器提供外部参数控制选项，如多路选择信号和增益值。

当您在外部模式下模拟板上的设计时，您可以驱动并查看这些端口来自Simulink。生成的软件模型在设计运行时为输入和输出端口提供Simulink接口在董事会上。

一旦你确信你的设计符合预期，你可以删除这些端口并重新生成IP核心。

另一种调试策略是将存储在内存中的已知输入信号包含在FPGA。此内存可以是从Simulink模型生成的HDL代码的一部分。这个使用模拟设备AD9361/AD9364的LTE MIB恢复和细胞扫描仪（SoC块集）例子显示输入端口外部DataSel在存储的数据集和来自收音机的实时数据。