Vision HDL工具箱

设计图像处理、视频和计算机视觉系统FPGA和ASIC

Vision HDL Toolbox™提供像素流算法，用于设计和实现FPGA和ASIC上的视觉系统。它提供了一个设计框架，支持接口类型、帧大小和帧速率的集合。图像处理、视频和工具箱中的计算机视觉算法使用适合HDL的体系结构实现。

工具箱算法旨在生成可读的、可合成的代码VHDL（VHDL）^®和Verilog^®（使用HDL Coder™）。生成的HDL代码经过FPGA验证，适用于分辨率高达8k的帧以及高帧速率（HFR）视频。

工具箱功能可用作MATLAB^®功能、系统对象和Simulink^®阻碍。

快速入门

学习Vision HDL工具箱的基本知识

视频格式和接口

在基于帧的视频流和像素流之间转换

HDL优化算法设计

为流视频处理选择块或系统对象

HDL代码生成和部署

使用HDL编码器生成HDL代码，使用HDL Verifier™验证，使用硬件支持包生成原型