HDL验证程序

HDL Verifier™允许您测试和验证VHDL^®和Verilog^®FPGA、ASIC和SoC的设计。您可以使用测试台验证RTL在MATLAB中运行^®或Simulink^®与西门子合作^®Questa™或ModelSim™、Cadence^®Xcelium™，简介^®VCS公司^®和AMD^®维瓦多^®模拟器。您可以在FPGA开发板上重用这些相同的测试台验证硬件实现。

HDL验证程序生成SystemVerilog公司RTL测试台的验证模型和完整的通用验证方法（UVM）环境。这些模型通过SystemVerilog直接编程接口（DPI）在Questa、Xcelium、VCS和Vivado模拟器中本地运行。

HDL Verifier提供用于调试和测试AMD、Intel上实现的工具^®、和微芯片来自MATLAB的板。您可以在设计中插入探测并设置要上载的触发条件将内部信号输入MATLAB进行可视化和分析。