跳到主要内容
10.1109/ASPDAC.2007.358005指导程序文章/章节视图摘要出版物页面阿斯帕达会议记录会议集合
第条
免费访问

模拟/混合信号电路的符号模型检验

出版:2007年1月23日 出版历史
  • 获取引文提醒
  • 摘要

    本文提出了一种用于模拟/混合信号(AMS)电路验证的基于布尔值的符号模型检查算法。系统采用VHDL-AMS进行建模,VHDL-AMS是AMS电路的硬件描述语言。VHDL-AMS描述被编译成标记的混合Petri网(LH-PN),其中模拟值被建模为连续变量,可以在有界范围内以速率变化,数字值使用布尔信号建模。系统属性被指定为使用定时CTL(TCTL)的时间逻辑公式。验证在公式的结构上进行,并将分离谓词映射到布尔变量。因此,使用二进制决策图(BDD)将状态空间表示为布尔函数,验证算法依赖于BDD操作的有效使用。

    引用人

    查看全部
    • (2008)审查微电子杂志10.1016/j.mejo.2008.05.01339:12(1395-1404)在线发布日期:2008年12月1日
    • (2007)使用仿真轨迹生成的模型进行模拟/混合信号电路验证第五届核查和分析自动化技术国际会议记录10.5555/1779046.1779058(114-128)在线发布日期:2007年10月22日
    • (2007)使用SMT求解器对模拟电路和混合电路进行有界模型检查第五届核查和分析自动化技术国际会议记录10.5555/1779046.1779055(66-81)在线发布日期:2007年10月22日

    建议

    评论

    信息和贡献者

    问询处

    发布于

    封面图片指南会议记录
    ASP-DAC’07:2007年亚洲和南太平洋设计自动化会议记录
    2007年1月
    771页
    国际标准图书编号:1424406293

    出版商

    IEEE计算机学会

    美国

    出版历史

    出版:2007年1月23日

    作者标记

    1. 基于布尔值的符号模型检查算法
    2. 布尔函数
    3. 布尔信号
    4. 布尔变量
    5. VHDL-AMS描述
    6. 模拟/混合信号电路
    7. 二元决策图
    8. 硬件描述语言
    9. 标记混合Petri网
    10. 时序逻辑公式
    11. 定时CTL

    限定符

    • 第条

    接受率

    ASP-DAC’07论文接受率131(408份),32%;
    1454份提交文件的总体接受率为466份,占32%

    贡献者

    其他指标

    文献计量学和引文

    文献计量学

    文章指标

    • 下载量(最近12个月)5
    • 下载次数(最近6周)0

    其他指标

    引文

    引用人

    查看全部
    • (2008)审查微电子杂志10.1016/j.mejo.2008.05.01339:12(1395-1404)在线发布日期:2008年12月1日
    • (2007)使用仿真轨迹生成的模型进行模拟/混合信号电路验证第五届核查和分析自动化技术国际会议记录10.5555/1779046.1779058(114-128)在线发布日期:2007年10月22日
    • (2007)使用SMT求解器对模拟电路和混合电路进行有界模型检查第五届核查和分析自动化技术国际会议记录10.5555/1779046.1779055(66-81)在线发布日期:2007年10月22日

    视图选项

    视图选项

    PDF格式

    以PDF文件查看或下载。

    PDF格式

    电子阅读器

    使用联机查看电子阅读器.

    电子阅读器

    获取访问权限

    登录选项

    完全访问权限

    媒体

    数字

    其他

    桌子

    分享

    分享

    共享此出版物链接

    在社交媒体上分享